checkAd

    AMD auf dem Weg zum Earnings-Crossover mit Intel (Seite 2235)

    eröffnet am 21.04.06 19:39:20 von
    neuester Beitrag 22.04.24 09:04:17 von
    Beiträge: 30.442
    ID: 1.055.324
    Aufrufe heute: 74
    Gesamt: 2.789.871
    Aktive User: 0

    Werte aus der Branche Halbleiter

    WertpapierKursPerf. %
    5.010,00+25,09
    5,3650+23,33
    9,3400+14,32
    217,95+12,14
    72,80+10,66
    WertpapierKursPerf. %
    34.200,00-9,76
    14,450-9,91
    7,5000-12,02
    9,5100-15,47
    13,590-22,56

    Beitrag zu dieser Diskussion schreiben

     Durchsuchen
    • 1
    • 2235
    • 3045

    Begriffe und/oder Benutzer

     

    Top-Postings

     Ja Nein
      Avatar
      schrieb am 05.05.07 22:14:22
      Beitrag Nr. 8.102 ()
      Antwort auf Beitrag Nr.: 29.157.335 von rkuehler am 05.05.07 21:50:14@rkuehler
      Yep, mit simpler Aufzählung von CPU details kann die Fachsimpelei hier nicht mithalten. Mit was einem mehr geholfen ist, sei dahingestellt. Das Barcelona zwar (hoffentlich) dieses Jahr guten Newsflow aber nicht exorbitanten Gewinn bedeutet, konnte man hier schon länger lesen.

      Was gefällt an RS600 Pricing nicht und warum hat es aus deiner Sicht negative Auswirkungen auf AMD. Welche Strategie würdest du vorschlagen ?
      Danke schon mal für die Antworten

      lake
      PS: AMD Kurs und Calls laufen wie erwartet ;)
      Avatar
      schrieb am 05.05.07 21:50:14
      Beitrag Nr. 8.101 ()
      Antwort auf Beitrag Nr.: 29.153.130 von Kpf am 05.05.07 18:55:47Hallo zusammen,

      na wird wieder Unsinn geschrieben?? Jedenfalls wird eine Menge geschrieben. Wie laufen den die AMD Calls und die Intel Puts? Kleiner Scherz..

      Nun zu den Fakten:

      Der "Spica"-Kern führt die Bezeichnung AMD Sempron weiter und ist ein Einzelkern-Prozessor mit 512KB L2 Cache, 2,2 bis 2,4 Ghz und 45W TDP.

      Der Athlon 64 X2 wird mit "Rana"-Kern weiter produziert und verfügt über 2x 512KB L2 Cache und 2,2 Ghz bei 65W TDP.

      Der neue Name "Phenom" ziert die Dual- und Quadcores mit 2MB Level 3 Cache. Die "Kuma"-Prozessoren sind hierbei die stromsparenden Phenom X2 Modelle mit 45W TDP, 2x 512KB L2 Cache, 2MB L3 Cache und Taktraten zwischen 1,9 und 2,3 Ghz. Die weiteren "Kuma" Phenom X2 CPUs sind mit 2,4 bis 2,8 Ghz schneller und verbrauchen mit 65W und 89W (bei 2,8 Ghz) mehr Energie.

      Die Quadcores Phenom X4 basieren auf dem "Agena"-Kern mit 4x 512KB L2 Cache und 2MB L3 Cache bei 89W TDP. Die Krone unter den neuen AMD Prozessoren tragen schliesslich die "Agena FX"-CPUs unter dem Namen AMD Phenom FX. Diese Quadcores sind bis zu 2,6 Ghz schnell und bieten ebenfalls 4x 512KB L2 Cache und 2MB L3 Cache. Der Phenom FX läuft im Sockel AM2+ und 1207+. Der Stromverbrauch ist noch nicht bekannt

      Phenom FX und X4 kommen im dritten Quartal 2007 in den Handel.

      Der Phenom X2 dann ein Quartal später.

      Die weiteren neuen Prozessoren erreichen die Kunden dann erst im ersten Quartal 2008.

      Bedeutet AMD wird dieses Jahr kaum Geld verdienen weil die Volumen Modelle erst Ende des Jahres kommen werden. Na dann mal schaun wir dei Benches aussehen. Evl. kauf ich dann sogar mal wieder ein paar AMD für 5 €.

      Und was ich dann noch sagen wollte, bei den Preisen die AMD für die neuen R600 nimmt kann das ja gar nix werden.

      Dann mal nich viel Spass beim Fachsimpeln.
      Avatar
      schrieb am 05.05.07 18:55:47
      Beitrag Nr. 8.100 ()
      Antwort auf Beitrag Nr.: 29.152.522 von BavarianRealist am 05.05.07 18:24:53Wollte dann Intel aber wieder auf alte Benches mit möglichst wenig solcher SIMD-Befehle ausweichen

      Das wären dann aber ganz alte... Im übrigen gibt es reiche Auswahl an SSEs die AMD nicht nativ unterstützt. Wenn man die in die Benchmarks reinschreibt bleibt alles wie gehabt. :p K.
      Avatar
      schrieb am 05.05.07 18:51:45
      Beitrag Nr. 8.099 ()
      Antwort auf Beitrag Nr.: 29.152.044 von UBKa am 05.05.07 18:00:36@uBKA

      Bei einem halfspeed-cache wäre die Latenz nicht nur um 2 Zyklen angestiegen.

      Jo. Das hätt mir damals schon einfallen können als ich die Ergebnisse gesehen hab. :rolleyes: Wenn das mit so wenig penalty ginge hätt man es bestimmt gemacht. :cool:

      K.
      Avatar
      schrieb am 05.05.07 18:38:27
      Beitrag Nr. 8.098 ()
      BR,
      deine Spekulationen heute sind ja zum ...
      Warte doch finale Benches ab, anstatt soviel Unsinn zu schreiben.

      BUGGI

      Trading Spotlight

      Anzeige
      Nurexone Biologic
      0,4260EUR -0,93 %
      InnoCan startet in eine neue Ära – FDA Zulassung!mehr zur Aktie »
      Avatar
      schrieb am 05.05.07 18:24:53
      Beitrag Nr. 8.097 ()
      Antwort auf Beitrag Nr.: 29.147.894 von Dresdenboy am 05.05.07 12:08:20@Dresdenboy: "...Verbesserung also min. um Faktor 3.
      Die "Super-Shuffle-Engine" bringt der K10 also bereits mit oder zumindest keine deutlichen Nachteile..."


      So ähnlich hatte ich das bisher interpretiert.

      Wenn ich Sache mit den SIMD-Befehlen bisher nicht falsch verstanden habe, liegt die aktuelle Überlegenheit von Core2 gegenüber dem K8 gerade in der Fähigkeit rund doppelt soviele SIMD-Befehle/Takt abzuarbeiten. Und genau das versuche ja Intel auch stets bei den Benches für seine Core2 auszunutzen.

      Und wenn ich all die Sachen bei K10 nicht falsch verstehe, sollte dessen SIMD-Verarbeitungsgeschwindigkeit (in Befehle/Takt) sich bis auf das Vierfache (!) erhöhen; wohl meist zwischen dem Zweifachen (=doppelt so viele Befehle/Takt) bis hin zum Vierfachen (=doppelt so viele und doppelt so lange Befehle/Takt).

      Wäre dem so, dann würde K10 insbesondere bei den Benches, wo jetzt Core2 so gut da steht, den Core2 geradezu überspringen und alt aussehen lassen. Damit wäre es vermutlich verständlich, wenn AMD bis zum letzten Tag Intel stets diese Benches "ausbauen" ließe, um dann quasi Intel in eine Falle laufen zu lassen und selbst davon am meisten zu profitiern.

      Wollte dann Intel aber wieder auf alte Benches mit möglichst wenig solcher SIMD-Befehle ausweichen, dürfte aber auch Core2's Vorsprung vor K8 verschwinden.

      Hätte ich all das jetzt nicht ganz falsch verstanden, dann könnte Core2 nach Erscheinen des K10 geradezu unglücklich "stuck-in-the-middle" landen, um es mit den Worten der Wirtschaftler auszudrücken.
      Avatar
      schrieb am 05.05.07 18:00:36
      Beitrag Nr. 8.096 ()
      Antwort auf Beitrag Nr.: 29.149.177 von Kpf am 05.05.07 15:33:21Danke. =>Kein halfspeed-cache im Brisbane, sondern irgendeine Flickschusterei im der cache-arch mit der man einem unfertigen Design Rechnung getragen hat.


      Bei einem halfspeed-cache wäre die Latenz nicht nur um 2 Zyklen angestiegen.

      Leider beträgt die Latenz für den kleinen L2-Cache immer noch 9 Zyklen :mad:
      Avatar
      schrieb am 05.05.07 16:34:22
      Beitrag Nr. 8.095 ()
      Auf tgdaily neuen großspurige Behauptungen von Intel, die wohl teils geradezu aberwitzig sind. Das sieht mir schon sehr extrem nach Mega-Panik bei Intel aus?

      Hier die lachhaften Behauptungen: http://www.tgdaily.com/content/view/31887/135/

      " Intel claims 2-year lead over AMD’s 45nm CPUs...
      ...Intel is betting large parts of its business for the next two years on its upcoming 45 nm process technology. At an analyst meeting today in New York, the company updated its vision on how to “return to innovation” and showed confidence that its 45 nm technology is “18 to 24 months ahead of the competition...."

      "...“In 45 nm, we have at least a 18 to 24 month lead versus anyone else out there,” Otellini said. According to Otellini, not all 45 nm technologies will be the same and he indicated that Intel will do everything it can to keep the lead once the competition catches up. AMD previously said that it is aiming to introduce 45 nm processors in the second or third quarter of 2008.
      While not going into detail, Otellini confirmed that the production of 45 nm processors is on track, with five models (three dual-cores for mobile, DP server and desktop as well as two quad-cores for DP server and the desktop) planned for release later this year or early 2008..."


      Mit dem Rechnen hat es Otellini wohl ned so recht, oder? Wo rechnet er da 18-24Monate Führung heraus? Oder meine er eher "Wochen" statt Monate? :laugh::laugh::laugh:


      "...In the case of Intel, the company has been waiting for some time now for more favorable comments: While the financial performance of the company is picking up and the product lineup appears to be the strongest in more than a decade..."

      Wie bitte? Seit wann ist fallendes Revenue und fallendes Eps eine Verbesserung? Mag sein, dass AMD grade finanziell schlecht da steht, aber auch bei Intels Zahlen kann ich keine Verbesserung finden.


      "...Otellini said that Intel is putting a structure in place that will bring 45 nm products faster to market than any other process technology before: Within three quarters of launch, the company will ship more 45 nm CPUs than 65 nm units, which will account for 100% of Intel’s processor shipments by the end of this year..."

      Na, wenn das kein Widerspruch in sich ist: wie soll Intel eine 45nm-Produktion Ende 2008 am Laufen haben, wenn gleichzeitig 100% der Kapazität auf 65nm sein soll? Tolle Logik! :laugh::laugh::laugh:


      All diese Pseudo-Protzerei im Vorfeld von K10 und das dadurch selbst riskierte Osbourning sieht mir schon sehr extrem danach aus, dass K10 Intel das Fürchten erneut lehren könnte.
      Irgendwie klingt das Ganze nach der Paxville-Vor-vor-vorab-Paperlaunch-Geschichte...

      Je mehr solch komische Aktionen Intel bringt, desto bullisher werde ich für AMD ;)
      Avatar
      schrieb am 05.05.07 15:33:21
      Beitrag Nr. 8.094 ()
      Antwort auf Beitrag Nr.: 29.147.894 von Dresdenboy am 05.05.07 12:08:20@Matthias

      Die L2 Cache Latenz beträgt nach dem L1 9 Zyklen, also wie beim K8.
      Danke. =>Kein halfspeed-cache im Brisbane, sondern irgendeine Flickschusterei im der cache-arch mit der man einem unfertigen Design Rechnung getragen hat.

      Einen Klausi-Prefetch hat K10h nicht, DRAM-prefetches bleiben im Controller und werden nicht spekulativ in den Cache geschrieben.

      K.
      Avatar
      schrieb am 05.05.07 12:08:20
      Beitrag Nr. 8.093 ()
      Antwort auf Beitrag Nr.: 29.146.117 von neubiene^^^^ am 05.05.07 00:37:24@Family 10h Optimization Manual:
      Erste gute Nachrichten durch mein stichprobenhaftes Lesen:

      Die L2 Cache Latenz beträgt nach dem L1 9 Zyklen, also wie beim K8.

      Wie ich bereits vermutete, erlauben die neue FPU-Struktur und die separaten Registerfiles auch deutliche Verbesserungen bei vielen SIMD-Befehlen, die bisher per Microcode ausgeführt wurden. Z.B. haben best. Shuffle-Befehle nun eine Latenz von 2 Zyklen und Durchsatz von 2/Takt, dekodiert als Single 128 bit op (1 µOp) gegenüber 4 Zyklen Latenz und Vector Decode (min. 3 µOps) und einem Durchsatz von wahrscheinlich 2-3 beim K8. Verbesserung also min. um Faktor 3.

      Die "Super-Shuffle-Engine" bringt der K10 also bereits mit oder zumindest keine deutlichen Nachteile ;)
      • 1
      • 2235
      • 3045
       DurchsuchenBeitrag schreiben


      Investoren beobachten auch:

      WertpapierPerf. %
      +1,14
      +0,65
      +0,06
      -0,56
      +1,13
      +0,55
      -0,29
      +1,59
      +4,25
      +5,90
      AMD auf dem Weg zum Earnings-Crossover mit Intel