AMD auf dem Weg zum Earnings-Crossover mit Intel (Seite 2344)

[Kpf]

Antwort auf Beitrag Nr.: 28.323.414 von Dresdenboy am 16.03.07 10:39:00

@Matthias

Jonnyguru und SuperSix klingen zwar nicht unbedingt vertrauenerweckend, aber ich warte eigenlich schon eine Weile auf etwas derartiges: Auf Intels Guerilla-Marketing mit gezielten Indiskretionen kann man ja nicht anders reagieren als selbst gezielte Indiskretionen in die Welt zu setzen. Früher hat man soleches Zeug über andere Kanäle transportiert, aber seit der inq sich aus Latrinenpatrolen der Foren speist ist es völlig gleichgültig wo und von wem es gepostet wird.

K.

[BavarianRealist]

Infos zu den Diesizes der neuen GPUs/IGPs: http://forum.beyond3d.com/showthread.php?t=39676

"...RV610 is 7.7x10.7mm, or ~82mm² on 65nm...
...RV630 is 13.3x11.5mm, or ~153mm² on 65nm...
...G86 is 11.5x10mm, or ~115mm² on 80nm...
...MCP73 is ~135mm² on 80nm(?)...

All of these measurements have an error margin of, most likely, less than 5%..."

Und 690G misst nur rund 50mm² (on 80nm?)

Wie gehabt: die Chipsets für Intel-Boards scheinen aufgrund des noch nötigen Ram-Controllers nicht nur mehr Energie aufzunehmen, sondern auch entsprechend größer in der Diesize zu sein.

[Kpf]

Antwort auf Beitrag Nr.: 28.329.573 von hope2 am 16.03.07 15:53:44

@Hope

Huh? Hat Krsna nicht erst gestern von outperform zu marketperform
runtergenommen?

K.

[Kpf]

Antwort auf Beitrag Nr.: 28.322.278 von Dresdenboy am 16.03.07 09:38:23

@Mattthias

oder er hofft, dass der Compiler da etwas machen kann.
Dazu hat man mir vor längerer Zeit die Vorstellung empfohlen das sei so etwa wie mit babelfish-Übersetzungen. Man kann sie nehmen, aber sie sind recht holprig. Manchmal kann man sie direkt verwenden, meist muss man das lange mit den flags feilen damit sie schneller werden als der urspüngliche Code. Für ein Ergebnis in der Nähe des besten Code sei es in der Tat so wie Du es beschrieben hast: Man muss die Konzeption der Applikation neu entwerfen.

K.

[Kpf]

Antwort auf Beitrag Nr.: 28.322.278 von Dresdenboy am 16.03.07 09:38:23

@Mattthias

Das Problem sind hier die Ströme...(100A max für Barcelona?)
Für den VRM eher mehr. Aber das teilt sich durch die Stromversorgungs-Pins, wenn meine dürftigen Grundlagen der Stromologie anwendbar sind. Mehr als etwas einstelliges in Ampere pro pin scheint man nicht aufs package zu kriegen, sonst bräuchte es nicht soviele Stromversorgungs-Pins. Damit ist der Saft noch nicht im die, ich mehme an pro pad kriegt man weniger als ein Ampere rein.

Für kleinere Stromfresser kann die Spannung dagegen auf dem Package generiert werden. Jo, das wären dann diejenigen die aus VDDNB gemacht werden. Falls das gepostete Blockbild die Dinge darstellt wie sie liegen würde VDDNB im die moduliert. Aber das könnte eine Überinterpretation einer vereinfachten PR-Darstellung sein. Kurz gesagt reicht das Wenige dass ich dazu weiss hinten und vorne nicht um abschätzen zu können was nur auf dem package und was granular im die geht. Wahrscheinlich geht beides, dann läuft es auf mulivariate Optimierung hinaus die weit ins Eingemachte geht. (Wäre eine reizvolle Herausforderung.Lächeln)

Bei der Spannungsversorgung der Cores ist zu berücksichtigen dass VDD nicht konstant, sondern abhängig vom höchsten powerstate eines Core ist - jedenfalls wenn man davon ausgeht dass man die bisherige Praxis beibehält. Variable Eingangssspannungen passend für die powerstates anderer Cores zu modulieren ist etwas weniger trivial als konstante Eingangsspannungen, aber nicht schwierig genug dass ich es den Entwickern bei AMD nicht zutrauen würde.

Ich folge Werner soweit dass der Unterschied zu weiterer Modulation für jeden powerstate jedes Core zwar nicht vernachlässigbar, aber auch nicht gross genug ist dass man ihn sofort braucht (mir ist wieder eingefallen wo ich die Idee her habe. Danach neige ich zur Annahme dass die circuitry dafür im design drin ist aber erst in späteren Revisionen zum Einsatz kommt wenn der Prozessfortschritt es erlaubt und der Effekt mit dem scaling grösser wird.)

K.

[Kpf]

Antwort auf Beitrag Nr.: 28.322.278 von Dresdenboy am 16.03.07 09:38:23

@Mattthias

Aber genauere Tests werden erst mit einem Barcelona möglich, da derzeit keine unabhängige Taktung möglich ist, sondern nur Tricks wie HLT oder Core-Deaktiverung zur Verfügung stehen.
Ich nehme an dass man von aussen an die Settings der einzelnen Barcelona-Cores auch nicht leicht drankommt. Es geht wahrscheinlich, aber nur ein paar Dutzend Leute wissen wie.

Ich vermute der Hintergrund der aufgeworfenen Fragen bedarf der Erläuterung. Im Kern geht es nämlich um die beliebtesten Forderungen

1. Höhere Takte!
2. Mehr Dualcore!

Ich versuche es mal ausführlicher. Das K8-Dualcore-dfm hat folgendes Dilamma drin:

1) Jedes DC-Produkt ist auf den Takt des Cores mit den limitierenden Charakteristika beschränkt.
2) Dualcore-Dies werden u.a. deshalb als Single-Core-Produkt konfektioniert weil zwar beide beide Cores funktionieren aber ein Dual-Core-Produkt auf einen Takt limitiert wäre mit dem es weniger erlösen würde als das SC-Produkt mit dem Takt des besseren Core.

Sowas kann man machen wenn man einen überlegenen Prozess hat - und den haben sie in 90nm. Wie weit er trägt werden wir sehen - das kommt u.a. darauf an ob Revision F nicht nur die cache-yields anhebt (davon kann man aufgrund der dfm-Änderungen ausgehen) sondern auch die Variabilität reduziert und damit den \"slack\" des designs verringert, den sweetspot der bins noch ein gutes Stück nach oben bringt und den sweetspot der wattage noch ein Stück runterbringt. Ich erwarte in jederlei Hinsicht etwas. Schon weil ich die Jungs nicht für dämlich genug halte die Strategie auf der sie sind zu fahren wenn sie etwas anderes erwarten würden.

Die obigen Überlegungen zum feature-slack stehen aber auch im Hintergrund stirnrunzelnder Kommentare zum Barcelona: Das Dilemma wirkt dort stärker, weil die Variabilität von node zu node grösser wird - und damit die Streuung der Charakteristika der einzelnen Cores. Ich gehe zuversichtlich davon aus dass AMD ein pfiffiges Konzept mit Hand und Fuss in der Schublade hat um das Dilemma aufzulösen oder wenigstens zu entschärfen. Wenn nicht wäre der Intelsche Kommentar ein monolythisches quad-core-design in 65 nm sei Selbstmord nämlich nicht ohne Weiteres von der Hand zu weisen.

K.

[hope2]

JMP Securities upgraded shares of Advanced Micro Devices Inc (NYSE: AMD) to Market Outperform from Market Perform following checks that indicate the company's next-generation "Barcelona" quad-core server chip and next-generation low-power mobile PC processor chip is exhibiting excellent power, performance, scalability, and price/performance characteristics at key OEM customers.

Gruß hope2

[Wörns]

Antwort auf Beitrag Nr.: 28.326.733 von neubiene^^^^ am 16.03.07 13:33:44

Mit der offiziellen Aussage, dass die Opterons maximal 95W TDP haben, relativiert sich der Wahrheitsgehalt der vielzitierten Tabelle aus #6938, #6925 und #6897. Ich gehe davon aus, dass der Rest der Tabelle, wenn überhaupt, dann nur zufällig stimmt. MfG

[neubiene^^^^]

@ linux4me
und mit jeder Grafikgeneration steckt ein Fünkchen mehr Wahrheit hinter dem Spruch

[Dresdenboy]