checkAd

    SINGULUS: TMR-/MRAM-Milestones - From LAB to FAB ! - 500 Beiträge pro Seite

    eröffnet am 03.08.02 18:12:58 von
    neuester Beitrag 05.08.02 16:07:49 von
    Beiträge: 5
    ID: 615.393
    Aufrufe heute: 0
    Gesamt: 2.203
    Aktive User: 0

    Werte aus der Branche Maschinenbau

    WertpapierKursPerf. %
    1,2500+17,92
    0,6790+16,77
    49,77+13,68
    111,00+11,00
    4,9200+10,07
    WertpapierKursPerf. %
    21,650-11,87
    1,3000-13,91
    1,0900-24,83
    0,5500-71,05
    8,9280-89,08

     Durchsuchen

    Begriffe und/oder Benutzer

     

    Top-Postings

     Ja Nein
      Avatar
      schrieb am 03.08.02 18:12:58
      Beitrag Nr. 1 ()
      Wie ich in den anderen Info-Threads (z.B. von Informatikus) gesehen habe, wurden dort bereits vereinzelt interessante MRAM-Neuigkeiten gepostet. Danke dafür! Angesichts der zukünftig großen Bedeutung dieses Geschäftsbereiches für SINGULUS (stellt dies doch das gesamte Unternehmen auf eine noch breitere und damit von zyklischen Nachfrageschwankungen im Optical Disc-Segment weniger beeinträchtigte Basis), denke ich, das Thema verdient endlich einen eigenen Thread. Hier können wir in Zukunft die ganzen Neuigkeiten zu Technologie und Unternehmen übersichtlich zusammentragen.
      Ich hoffe, Ihr beteiligt Euch rege. Um so interessanter und informativer wird dieser Thread für alle Interessierten. :)

      Ich fange mal mit den Basics an ...
      ----------------------------------------------------
      TEIL 1:

      DIE VORGESCHICHTE

      Singulus: 25 bis 35 Prozent Wachstum sind erreichbar

      Im dritten Quartal hat Singulus die Erwartungen übertroffen. Um weiterhin hohe Wachstumsraten zu erzielen, plant der Hersteller von CD- und DVD-Produktionsanlagen den Einstieg in ein neues Geschäftfeld. EURO sprach mit dem Finanzvorstand Christian Holtmann.

      EURO: Singulus hat angekündigt, ein neues Geschäftsfeld aufzubauen. Seit einem halben Jahr spekuliert der Markt, worum es dabei geht. Wann ist mit Neuigkeiten zu rechnen?

      Holtmann: Die neue Technologie wird sicherlich auch aus dem Bereich Oberflächentechnik kommen, da wir hier besondere Kompetenzen besitzen. Unser Ziel ist, eine Technologie zu präsentieren, die noch relativ nahe am Anfang ihrer Entwicklung steht und zukünftig starkes Wachstum verspricht. Daraus wollen wir eine Firma nach den erfolgreichen Singulus-Strukturen formen.

      (Quelle: EURO am Sonntag vom 18.11.2001)
      ----------------------------------------------------------
      Dann die Ad-hoc-Meldung vom 27.03.2002:
      SINGULUS TECHNOLOGIES eröffnet ein neues Geschäftsfeld
      SINGULUS TECHNOLOGIES eröffnet ein neues Geschäftsfeld: Beschichtungsanlagen für TMR-Technologien zur Herstellung von MRAM Halbleiterspeichern und Schreib-Lese- Köpfen für magnetische Festplatten-Laufwerke
      Der Weltmarktführer bei Optical Disc, SINGULUS TECHNOLOGIES, Kahl/Main, Germany, erweitert seine Geschäftsaktivitäten um Anlagen der TMR (Tunnel-Magnetic- Resistance)- Beschichtungstechnologien für IT-Anwendungen. Es handelt sich dabei um Vakuum- Beschichtungsanlagen zum Einsatz in der Halbleiterindustrie, auf denen entweder MRAMs (Magnetic Random Access Memory Magnetische Direkt Zugriffsspeicher) oder künftige Schreib-Lese-Köpfe für magnetische Festplatten- Laufwerke hergestellt werden. Bei MRAM handelt es sich um einen neuartigen nichtflüchtigen Speicher, der im Gegensatz zur heute gebräuchlichen DRAM (Dynamic Random Access Memory)- Technologie die gespeicherte Information im spannungslosen Zustand nicht verliert. Gleichzeitig verbraucht ein MRAM-Chip weniger Energie als ein DRAM- Element, so dass die Fachwelt revolutionäre Entwicklungen in der Computertechnik und vor allem bei Laptops und Smart Hand Held Devices, wie z.B. Palm, UMTS Handys, etc. erwartet. Demnach sollen MRAMs die DRAMs in den kommenden Jahren Zug um Zug bis 2010 zu einem Anteil von 50 % ersetzen. Nahezu alle HalbleiterHersteller weltweit wie z.B. IBM, Infineon, Motorola, Micron, Samsung, NEC, etc., die derzeit an der Entwicklung und künftigen Produktionseinführung der MRAM-Technologie arbeiten, sind deshalb potentielle Kunden für die neue 300 mm Wafer-TMR-Beschichtungsanlage, die SINGULUS bis zum Jahreswechsel 2002/2003 vorstellen wird. Erste Kunden-Präsentationen stießen bereits auf eine sehr positive Resonanz.
      Mit derselben TMR-Beschichtungstechnologie und in enger Verbindung mit einem industriellen Schlüsselkunden sollen weiterhin Beschichtungsanlagen für neuartige Schreib-Lese-Köpfe entwickelt werden. Auch dieses zweite Arbeitsgebiet gilt als sehr vielversprechend, da die TMR-Schreib-Lese-Köpfe als Schlüsselelemente in der Architektur von Festplatten-Laufwerken dazu geeignet sind, den nächsten Technologiesprung auszulösen.
      ----------------------------------------------------------------
      DIE PLANZAHLEN

      27.03.2002
      SINGULUS erwartet bis 2010 MRAM-Umsatzanteil von 150 Mio Euro, Marktanteil 35%
      FRANKFURT (dpa-AFX) - SINGULUS: Der DVD- und CD-Produktionsanlagenhersteller SINGULUS TECHNOLOGIES will mit seinem neuen Geschäftsfeld MRAM bis ins Geschäftsjahr 2010 einen Umsatzbeitrag in Höhe von 150 Millionen Euro erzielen. Das teilte das im NEMAX50 gelistete Unternehmen am Mittwoch in Frankfurt mit.
      Der Businessplan des neuen Geschäftsfeldes sehe einen Verkaufspreis der Produktionsanlagen von zunächst fünf Millionen Euro vor, der im Zuge der weiteren Produktentwicklung auf 8,5 Millionen Euro ansteigen soll. Die Brutto-Gewinnmarge werde dabei über 40 Prozent liegen, hieß es. Bis ins Geschäfsjahr 2010 will SINGULUS bei den MRAM-Produktionsanlagen einen Marktanteil von 35 Prozent erreichen. Demnach sollen in 2010 insgesamt 20 Anlagen verkaufen werden. Die Marktreife erwartet der Vorstandsvorsitzende Roland Lacher für Ende 2002.
      Bei MRAM (Magnetic Random Access Memory) handelt es sich um einen sogenannten nicht-flüchtigen Speicher, der entsprechend die Informationen auch im stromfreien-Zustand nicht verliert. Der Energieverbrauch der MRAM-Speicher sei geringer als der der herkömmlichen DRAM (Dynamic Random Access Memory). Bis 2010 könnten bis zu 50 Prozent der bestehenden DRAMs durch die neue MRAM-Technologie ersetzt werden.

      MARKTEINFÜHRUNG DER BLU-RAY-DISC IN 2003
      Die Blu-Ray-Disc, eine CD mit einer Speicherkapazität von 25 Gigabyte, soll im Laufe des nächsten Jahres starten. Neu sei, dass die Blu-Ray-Disc zuerst als beschreibbare Version in den Handel kommen soll. Sowohl CD als auch DVD waren zunächst ausschließlich als beschriebene Medien angeboten worden.

      WIEDERBELEBUNG DES GESCHÄFTES IN 2002
      Nach einem schwachen Jahr 2001 hofft SINGULUS insgesamt auf eine Wiederbelebung seines Geschäfts in 2002. Dabei sollen neben den neuen Technologien Blu-Ray-Disc und MRAM auch ein wieder anziehender Auftragseingang beitragen. Der Auftragsbestand habe sich zum Jahreswechsel auf 55,7 Millionen Euro summiert und blieb damit deutlich hinter den Vorjahresvergleichswert in Höhe von 158,1 Millionen Euro zurück. Dennoch zeichnete sich im vierten Quartal 2001 ein erster positiver Trend ab: Hier wurden Maschinen im Gesamtwert von 51,5 Millionen Euro geordert, was über dem Wert des dritten Quartals von 47,3 Millionen Euro und dem des Vorjahresquartals von 38,3 Millionen Euro liegt.
      Besonders erfreulich habe sich der Auftragseingang bei den DVD-Anlagen entwickelt. Hier habe SINGULUS einen Auftrag von Thomson über 18 Anlagen erhalten. Zudem werde auch Panasonic 12 Maschinen bestellen. Damit könne die Jahresplanung, die einen Absatz von 100 Anlagen vorsieht
      erreicht werden, sagte Vorstandschef Lacher.

      DVD-GESCHÄFT STABILER ALS CD-GESCHÄFT
      Schon im abgelaufenen Geschäftsjahr entwickelte sich das DVD-Geschäft stabiler als der Absatz von CD-Produktionsanlagen. Während sich der Umsatz in DVD-Sektor auf 84,1 Millionen Euro nach 129,3 Millionen Euro in 2000 reduzierte, brach der Umsatz im CD-Bereich parallel auf 85,2 Millionen Euro von 178,2 Millionen Euro ein. "Das Hoch das wir bei den CD-Anlagen in 2000 hatten werden wir nicht mehr erreichen", sagte Finanzchef Christian Holtmann.
      -------------------------------------------
      SINGULUS TECHNOLOGIES: MRAM-/TMR-BUSINESS-PLAN und TIME TO MARKET

      New Business Development
      - Emerging Technology Markets
      - Growth Potential
      - Systems Business
      - Identical Business Model
      - Global Marketing and Sales
      - Transfer of Technology Skills e.g. Sputtering Technology
      - High Margin Business

      Industrial Application: MRAM - Magnetic Random Access Memory
      Upside Potential: Thin Film Head Technology for Computer Hard Disc Drives

      TECHNOLOGY LEADERSHIP
      Core Competence in Metallizing = Competence Thin Film Sputtering Technology ----> The SINGULUS Core Competence Opens up new Market Opportunities

      - NON VOLATILE SOLID STATE MEMORIES (MRAM) WILL SUBSTITUE D-RAM & CO. -

      MRAM AND COMPETITIVE TECHNOLOGIES:

      EXISTING MEMORIES:

      SRAM
      Read time: Fast
      Write time: Fast
      Non-Volatile: No
      Low Energy: No
      Cell size: Large
      Low voltage: Yes

      DRAM
      Read time: Moderate
      Write time: Moderate
      Non-Volatile: No
      Low Energy: No
      Cell size: Small
      Low voltage: Limited

      FLASH
      Read time: Fast
      Write time: Slow
      Non-Volatile: Yes (FLASH-limited write cycles)
      Low Energy: No
      Cell size: Small
      Low voltage: No

      NEW NON-VOLATILE MEMORIES:

      FRAM
      Read time: Moderate
      Write time: Moderate
      Non-Volatile: Partially (FRAM-destructive read, fatigue, and imprint)
      Low Energy: Yes
      Cell size: Medium
      Low voltage: Limited

      MRAM
      Read time: Moderate-Fast
      Write time: Moderate-Fast
      Non-Volatile: Yes
      Low Energy: Yes
      Cell size: Small
      Low voltage: Yes

      OUM
      Read time: Moderate
      Write time: Moderate
      Non-Volatile: Partially (FRAM-destructive read, fatigue, and imprint)
      Low Energy: Yes
      Cell size: Small
      Low voltage: Yes

      MRAM MARKET POTENTIAL:
      Die nachfolgenden Daten sind einer Grafik entnommen ... sie stellen daher keine exakten Werte dar, sondern sind als „Circa-Angaben“ zu verstehen

      Shipments MRAM Tools R&D/Pilot+Production (Pieces/Year):
      2001: 2
      2002: 4
      2003: 10
      2004: 16
      2005: 20
      2006: 22
      2007: 27
      2008: 32
      2009: 43
      2010: 56

      Units DRAM Wafer (Mio. Pieces)
      2000: 9
      2001: 10
      2002: 12
      2003: 13
      2004: 14
      2005: 16
      2006: 18
      2007: 19
      2008: 22
      2009: 23
      2010: 25

      Units MRAM Wafer (Mio. Pieces)
      2004: 1,5
      2005: 2,5
      2006: 4
      2007: 6
      2008: 9
      2009: 13
      2010: 17

      THE SINGULUS MACHINE CONCEPT
      - Time to market: Demonstration unit in January 2003
      - Task Force conditions for MRAM Team
      - Innovative tool design based on platform concept
      - 300 mm Wafer technology for MRAM: advantage vs competition

      … das Maschinen-Konzept sieht übrigens auch optisch recht ansprechend aus! :)

      SINGULUS MRAM EXPERTISE
      - Experience in Thin Film Technology
      - “Know How” on Magnetics, including GMR & TMR
      - Experience in Semiconductor Machine Design
      - Tool technology (Vacuum UHV (5*10 hoch –9 mbar), Production capability (Throughput, Uniformity, Uptime,MTBF, MTTR))
      - Semiconductor Fab Integration (Software, Semi-Standards)
      - R&D partners (e.g. BMBF funded projects)
      - Knowledge of market

      - Technology, Know How and Experience for more than 12 years -

      POTENTIAL CUSTOMERS FOR MRAM

      USA
      Motorola, Phoenix AZ
      IBM, Fishkill NY
      Micron, Boise ID
      Cypress, San Jose CA
      Hewlett Packard, Palo Alto CA
      Read Rite, Fremont CA
      Honeywell, Minneapolis MN
      USTC, Chippewa Falls WI

      EU
      Infineon, Germany
      Philips, Holland
      ST Microelectronics, France

      ASIA
      Sony, Japan
      Toshiba, Japan
      NEC, Japan
      TDK, Japan
      Mitsubishi, Japan
      Sharp, Japan
      Matsushita, Japan
      Fujitsu, Japan
      Hitachi, Japan
      Samsung, Korea
      Hynix, Korea
      ITRI, Taiwan

      SINGULUS COMPETITORS

      Veeco
      PVD: X
      IBD: X
      Cluster: X
      Max Ø: 200
      Magn.: X

      Anelva
      PVD: X
      IBD:
      Cluster: X
      Max Ø: 300 (not for TMR/GMR)
      Magn.: X

      Nordico
      PVD: X
      IBD: X
      Cluster: X
      Max Ø: 200
      Magn.: X

      Applied Materials
      PVD: X
      IBD: X
      Cluster: X
      Max Ø: 300 (not for TMR/GMR)
      Magn.: - (internal TMR project launched?)

      Ulvac
      PVD: X
      IBD:
      Cluster: X
      Max Ø: 300 (not for TMR/GMR)
      Magn.: -

      Unaxis
      PVD: X
      IBD: X (only Ø150mm)
      Cluster: X
      Max Ø: 200
      Magn.: ?

      Singulus
      PVD: X
      IBD: Option
      Cluster: X
      Max Ø: 300
      Magn.: X

      TMR - TUNNEL MAGNETO RESISTANCE THIN FILM TECHNOLOGY
      Upside Potential
      Thin Film Head Technology for Computer Hard Disc Drives

      Potential Customers for Thin Film Heads

      Fujitsu
      IBM, Mainz, Germany
      IBM, San Jose, CA
      Read Rite, Fremont CA
      Samsung
      Seagate, Minneapolis MN
      TDK

      ASSUMPTIONS FOR BUSINESS PLAN

      - 50% of DRAM replaced by MRAM in 2010
      - Based on 9.8 Mio DRAM wafer/year, annual growth of 17.5%
      - typical throughput and uptime of tool: 15 wafer/h and 80%, resp.
      - 25% additional tool sale for alternative applications (TFH, SHD)
      - 26 tools for R&D and pilot production in 2002 - 2006

      System Price

      R&D, Pilot
      Sales price: 5.0 Mio €
      Gross margin: > 40%
      200 mm
      Sales Price: 7.5 Mio €
      Gross margin: > 40%

      300 mm
      Sales Price: 8.5 Mio €
      Gross Margin > 40 %


      QUELLE: SINGULUS TECHNOLOGIES, Stand: 08.05.2002
      Avatar
      schrieb am 03.08.02 18:43:36
      Beitrag Nr. 2 ()
      TEIL 2:

      DIE TECHNOLOGIE

      PERSPECTIVE OF TMR-MRAM





      ;)

      Grundlagenbericht Halbleiterfertigung

      Chips stellen das Rückenmark der modernen Hochtechnologie(-gesellschaft) dar. Ohne sie wären Computer, Unterhaltungselektronik und die moderne digitale Telekommunikation nicht vorstellbar. Fortschritten bei der Fertigung von Halbleitern folgten historisch gesehen stets in kurzem Abstand leistungsfähigere Chips mit mehr Funktionen. Heute gehen einige Hersteller so weit, dass sie die Logik kompletter Computersysteme auf einem Chip unterbringen, was den Entwicklern von High-Tech-Geräten völlig neue Möglichkeiten eröffnet.

      Ein Halbleiter ist ein Stoff, der am absoluten Temperaturnullpunkt bei 0° Kelvin nicht leitet und mit höheren Temperaturen zu leiten beginnt. Der am häufigsten eingesetzte Halbleiter ist unter anderem aus Kostengründen Silizium. Bei Halbleitern werden Elektronen aus einem gebundenen Zustand im „Valenzband“ durch Energiezufuhr in das so genannte „Leitungsband“ gehoben. Die entstehenden „Löcher“ im Valenzband werden mit benachbarten anderen Elektronen gefüllt, die wiederum neue Löcher aufreißen. Dadurch transportiert das Valenzband positive Ladungen. Durch die Zugabe von Fremdatomen mit abweichenden Anzahlen von Bindungselektronen werden im Siliziumgitter Regionen mit Elektronenüberschuss (n-Dotierung) und Elektronenmangel (p-Dotierung) realisiert. Dies erhöht die Leitfähigkeit von Halbleitern. Auf dem wesentlichen Bestandteil Halbleiter basieren die Transistoren und damit moderne Mikrochips. Durch Kombination von p- und ndotierten Bereichen lassen sich elektronische Grundschaltungen wie Dioden und damit Transistoren realisieren. Über 100 Millionen Transistoren werden bei modernen Prozessoren auf wenigen hundert Quadratmillimetern untergebracht. Moderne Mikrochips werden heute in der CMOS-Technologie gefertigt, einer speziellen Schaltung aus 2 paarweise angeordneten Transistoren, den eigentlichen Schaltern im Prozess.

      1. Die Halbleiterfertigung beginnt damit, dass ein langer Zylinder eines Silizium-Einkristalls mit 200 mm beziehungsweise neuerdings 300 mm Durchmesser mit Spezialsägen in dünne Scheiben geschnitten und dann chemisch-physikalisch poliert wird. Diese Siliziumscheiben werden Wafer genannt, was direkt übersetzt Waffel bedeutet. Sie stellen die Basis für die folgenden Prozesse dar.
      2. Auf den Siliziumscheiben wird durch Einsatz von Gasen und Hitze eine Schicht von Siliziumdioxid
      „gezüchtet“. Silizium wird unter anderem deshalb als Halbleiter verwendet, weil das entstehende Oxid außerordentlich dicht und porenfrei ist.
      3. Auf diese Schicht wird eine besondere Art Photolack (Resist) aufgetragen. Diese wird bei den häufig eingesetzten Positiv-Resisten löslich, wenn sie kurzwelligem Licht (UV-Strahlung) ausgesetzt wird.
      4. Bei der (Photo-)Lithographie wird eine Maske über der Siliziumscheibe positioniert. Durch diese Maske hindurch wird der Halbleiter mit ultraviolettem Licht bestrahlt.
      5. Die zuvor belichteten Teile des Resists werden mit einer Lösung weggespült.
      6. Danach werden die bloßgelegten Teile der Siliziumoxidschicht chemisch weggeätzt.
      7. Der Rest der lichtempfindlichen Schicht wird nun ebenfalls entfernt, womit die gewünschten Strukturen aus Siliziumoxid auf dem Wafer übrig bleiben.
      8. Es wird wieder eine neue Schicht Siliziumdioxid über den bisher entstandenen Strukturen gezüchtet.
      9. Zusätzlich wird eine Schicht Polysilizium, neuerdings auch Metall, aufgebracht.
      10. Der Resist wird aufgebracht und belichtet.
      11. Die belichteten Stellen des Resists werden weggespült und die freigelegten Teile der neuen Polysilizium- und Siliziumdioxidschicht werden weggeätzt.
      12. Die lichtempfindliche Schicht wird nun komplett weggeätzt.
      13. Die freigelegten Stellen des Siliziums werden je nach Bedarf poder n-dotiert.
      14. Jetzt werden die Prozesse ab Schritt 2 wiederholt, so dass sich Freiräume innerhalb des Halbleiters bilden. Diese Freiräume werden dann mit Metallen wie Aluminium oder Kupfer ausgefüllt. Überschüssiges Metall wird analog zum Siliziumoxid durch Belichtung weggeätzt. Bis ein komplexer Chip fertig ist, werden heute oftmals mehr als 20 Schichten übereinander angebracht.
      15. Danach werden die noch auf einem Wafer untergebrachten Chips nochmals überprüft.
      16. Die Siliziumscheibe wird entsprechend der Anordnung der Chips auseinander gesägt.
      17. Kurz vor der endgültigen Fertigstellung werden noch die Kontakte nach außen auf dem Chip untergebracht und dieser dann mit der Außenwelt verknüpft.
      18. Letztlich werden die Chips nochmals getestet und dann beispielsweise bei PC-Prozessoren in unterschiedliche Leistungskategorien eingeteilt. Daraus resultieren die unterschiedlichen Taktfrequenzen bei ansonsten baugleich angebotenen Prozessoren.

      Bei der Herstellung werden in manchen Fertigungsschritten extreme Atmosphären benötigt: hohe Drücke und Temperaturen oder vakuumähnliche Zustände. Dazu kommt eine schwierig zu beherrschende Präzision bei der Produktion der Halbleiter. Nur im gelungenen Wechselspiel dieser Extreme lassen sich qualitativ hochwertige Chips ohne großen Ausschuss fertigen. Die zahlreichen Fertigungsschritte sorgen dafür, dass sich die Herstellung von Halbleitern über Woche und Monate hinziehen kann.

      Ein altes Gesetz von Gordon Moore, einem Mitbegründer von Intel, besagt, dass sich die Anzahl der Transistoren auf einem Halbleiter alle 24 Monate verdoppelt. Er hatte damals auf die bisherige Entwicklung im Bereich Halbleiter zurückgeblickt und dann prognostiziert, dass sie mit ähnlichem Tempo in den kommenden Jahren fortgeführt werden könne. In den darauf folgenden Jahren revidierte er die Prognose nach oben, so dass man heute unter Moores Gesetz eine Verdopplung der Kapazität innerhalb von 18 Monaten versteht. Seither ist oftmals darüber spekuliert worden, dass die eine oder andere physikalische Grenze nicht genommen werden könne.

      Immer wieder haben sich ernstzunehmende Wissenschaftler pessimistisch geäußert, weil sie keine Lösungen für aktuell anstehende Probleme sahen, meist haben sie sich aber doch getäuscht. Ernst zu nehmende Prognosen gehen davon aus, dass erst nach dem Jahr 2015 größere Fortschritte bei der
      Siliziumherstellung unverhältnismäßig teuer werden. Künftig werden die bei nur noch wenige Atomlagen dicken Isolationsschichten zunehmenden Tunneleffekte im kleinsten Raum entscheidend dafür sein, wie viele Jahre es noch auf der Basis der bestehenden Technologie weitergehen kann.
      Unter Fertigungsstrukturen versteht man die Strukturbreiten innerhalb von Chips. So wird beispielsweise der Pentium 4 Northwood, die neueste Variante des Pentium 4, heute im 0,13 µm-Fertigungsprozess hergestellt. Allerdings finden sich noch kleinere Strukturen auf dem Chip. So hat
      Intel bei diesem Chip Transistoren mit einer Gatelänge von 0,07 µm realisiert. AMD rechnet damit, dass bis zur Fertigstellung der jüngst angekündigten 300 mm-Chipfabrik im Jahr 2005 man mit dem 0,065 µm-Fertigungsprozess einsteigen kann.

      Die Vorteile kleinerer Transistoren sind zahlreich. Sie ermöglichen unter anderem durch kürzere Signalwege kürzere Schaltzeiten und damit eine höhere Taktfrequenz des gesamten Prozessors. Durch die geringere Gatelänge sinkt der Stromfluss zwischen Quelle und Senke, was sich erheblich auf die Stromaufnahme der Prozessoren auswirkt. Außerdem sinken parallel die Abstände zwischen benachbarten Transistoren, womit kürzere Schaltzeiten und stromsparende Konstruktionen möglich werden. Aufgrund gestiegener Taktfrequenzen und gleichzeitig schrumpfender Chipgrößen verbrauchen die Chips verhältnismäßig zu ihrer Größe wesentlich mehr Strom als noch vor Jahren.

      So verbrauchte ein 486-PC-Prozessor von Intel noch 5 Watt, während heutige Pentium III-Chips schon 50 Watt verbrauchen können. Dieser erhöhte Stromverbrauch entsteht unter anderem
      dadurch, dass in sehr kleinen Chipstrukturen die Transistoren zu lecken beginnen. Die Lecks waren bei größeren Transistorgrößen bislang kein solch dringendes Problem, aber die Durchlässigkeit weniger Atomlagen dicker Isolationsschichten verursacht den Entwicklern Kopfzerbrechen. Eine Gegenmaßnahme hat IBM mit der „Silicon on Insulator“ (SOI)-Technologie eingeführt. Bei dieser wird eine kleine Schicht Silizium auf dem Standardisolator Siliziumoxid aufgebracht. Der Transistor selbst wird dann auf dieser SOI-Schicht gebaut.

      Ein Vorteil dieses Konzeptes ist es, dass die Kapazität (Stromspeicherfähigkeit) des einzelnen Transistors sinkt und er damit schneller schalten kann. Außerdem nehmen durch die Konstruktion ungewollte Nebeneffekte und Beeinflussungen von nahe beieinander liegenden Transistoren ab. IBM war dabei das erste Unternehmen, das diese schon seit Jahrezehnten erforschte Technologie selbst für den anspruchsvollen Einsatz in Mikroprozessoren in einem wirtschaftlichem Verfahren realisieren konnte. Die Schwierigkeit bestand dabei unter anderem darin, eine perfekte Kristallstruktur des Siliziums oberhalb des Isolators zu erreichen.

      Sun Microsystems konnte beispielsweise durch SOI die Produktion von Ultra-Sparc-III-Prozessoren mit besonders hohen Taktraten erreichen, die schon lange geplant, aber mit der bisherigen Technologie nicht wirtschaftlich zu realisieren waren. Durch SOI kann mit denselben Fertigungsgeometrien eine größere Leistung erreicht werden. Intel hat mit den „Depleted Substrate“-Transistoren ein Konzept entwickelt, das ähnlich wie IBMs SOI funktioniert und zusätzlich noch verhältnismäßig größere Elektroden sowie eine besondere Isolationsschicht um das Gate herum
      aufweisen, was die Leckstromprobleme nochmals verringern wird. IBM selbst konterte mit einer verbesserten Variante des SOIVerfahrens.
      ----------------------------------
      Branchenbereich Halbleiterausrüster

      Die Halbleiterbranche zählt zu den größten High-Tech-Branchen. Allein im abgelaufenen Jahr wurden mit Halbleitern weltweit 139 Mrd. Dollar umgesetzt. Gegenüber dem Vorjahr brachen die Gesamtumsätze damit um 32 Prozent ein. Im vierten Quartal 2001 erholten sich jedoch
      zahlreiche Bereiche. Besonders vom PC-Sektor abhängige Halbleiterunternehmen konnten durch ein solides Weihnachtsgeschäft gegenüber dem dritten Quartal Zuwächse verbuchen.
      Während die Chiphersteller oftmals schon bei einem beginnenden Aufschwung große Umsatzsteigerungen verbuchen können, dringt ein wirtschaftlicher Aufschwung erst um
      einige Quartale verspätet zu den Spezialmaschinenbauern der Chipbranche, den Chipausrüstern, durch.


      Wenn die Produktionskapazitäten über 80 Prozent ausgelastet und die Gewinnchancen vergleichsweise gut prognostizierbar sind, so dass Aufträge für neue Geräte erteilt werden. Diese werden oftmals erst Monate später ausgeliefert, zwischenzeitlich kann es deshalb wie im jüngsten Wirtschaftsabschwung auch zur Stornierung von Aufträgen kommen. Damit sind Chipausrüster vergleichsweise spät von der Partie, wenn sich die Chipkonjunktur schon erholt hat. Im Gegensatz dazu macht sich ein Abschwung in der Chipbrache sehr schnell negativ in den Auftragsbüchern der Ausrüster bemerkbar.

      Derzeit steht die Chip-Industrie an einem technologisch-wirtschaftlichen Scheideweg. Mit vergleichsweise geringem Investitionsaufwand lassen sich Fabriken auf die Fertigung in 0,13 µm Strukturen umstellen. Beim Übergang zu Siliziumscheiben mit 300 mm-Durchmesser, welche eine wesentlich günstigere Massenfertigung erlauben, sind hingegen große Investitionen in neue Chipfabriken notwendig. Selbst Industriegiganten wie Intel müssen sich bei diesen Investitionen stark einschränken.

      Intel als der weltweit größte Nachfrager nach Halbleiterfertigungsgeräten hat Ende 2001 einen deutlichen Aufschwung in der Auftragslage erlebt und die erste 300 mm-Fabrik in Betrieb genommen. Doch der weltweit größte Chiphersteller plant für das laufende Jahr 25 Prozent weniger – und damit nur noch 5,5 Mrd. Dollar – in neue Produktionstechnologie zu investieren. Bei den meisten anderen Halbleiterherstellern sind die Budgets noch wesentlich stärker zusammengeschrumpft, weil sie derzeit
      sowieso an Überkapazitäten leiden.

      Auch andere renommierte Halbleiterhersteller sparen derzeit bei Investitionen in 300 mm-Fabriken. So hat vor kurzem AMD angekündigt, eine neue 300 mm-Halbleiterfabrik in Kooperation mit UMC zu finanzieren und zu betreiben. Konnten sich vor einigen Jahren die Halbleiterhersteller noch eigene Fabriken leisten, so fehlt ihnen in der derzeit sowieso schwachen konjunkturellen Lage der Anreiz, große Summen in Produktionskapazitäten zu investieren. Aber selbst wenn sie wollten, so übersteigen die 2 bis 4 Mrd. Dollar teuren Fabriken die Investitionskraft vieler Halbleiterhersteller, die deshalb entweder mit anderen Herstellern kooperieren oder nur noch bei Foundries produzieren. Foundries sind Dienstleister, in deren Fabriken die Auftraggeber Chips fertigen können.

      Dieses Konzept hat den Vorteil, dass das enorme Know-How, das für den Betrieb einer Chipfabrik notwendig ist und das die Chiphersteller wie ihre Augäpfel hüten, allen Kunden zugute kommt. Deshalb wird es bei den Halbleiterunternehmen in den kommenden Jahren voraussichtlich zu einer Zwei-Klassen-Gesellschaft kommen. Die eine Klasse besteht aus Unternehmen, die groß genug sind, um sich eine eigene Fertigung leisten zu können oder die als Foundries eben diese Fertigungsdienstleistung anbieten.

      Die andere Gruppe werden sogenannte Fabless-Unternehmen sein, die ohne eigene Fabrikation auskommen und damit ihre bisherige Unabhängigkeit verlieren. Abseits der beiden Klassen wird es nur noch wenige Spezialisten geben, die mit alternativen Materialien oder Technologien produzieren. Die Verringerung der Anzahl potentieller Käufer und die konzentrierte Produktion durch die Foundries werden dazu führen, dass künftig die Auslastung noch entscheidender für das Wohlergehen von Halbleiterunternehmen sein wird, als dies bereits der Fall ist. Bei einer „brummenden“ Konjunktur
      wird sich die geballte Nachfrage vieler Chiphersteller bei den Foundries stapeln, so dass diese bei einem konstant guten Ausblick massiv in die Erweiterung ihrer Produktion investieren werden. Gleichzeitig wird aber die Gesamtsumme an Produktionskapazitäten durch eine zentralere Produktion geringer ausfallen.

      Dass Foundries derzeit Oberwasser bekommen haben, merkt man an den stetig gestiegenen Aktienkursen des Weltmarktführers TSMC, des abgeschlagenen Zweiten UMC - beide Unternehmen stammen aus Taiwan - sowie des Dritten Chartered Semiconductor. Sie betreiben derzeit schon ihre ersten 300 mm-Fabriken, investieren aber nur noch wenig, weil die Auslastung ihrer Kapazitäten teilweise unter 50 Prozent gesunken ist. Erst bei Auslastungen von über 80 Prozent investieren die Chiphersteller in neue Fabriken, was die derzeitige Durststrecke der Halbleiterausrüster erklärt.
      Applied Materials besitzt innerhalb des Sektors der Halbleiterzulieferer einen gewissen Sonderstatus.

      Einige Analysten sprechen davon, dass die schwache konjunkturelle Lage und Fehler im eigenen Haus die größten Gefahren für das Unternehmen sind. Seit 1977 wird es von James Morgan geleitet. Unter den weltweit größten High-Tech-Unternehmen bekleidet er damit am längsten das Amt des CEOs. Unter anderem ist es seinen Geschicken zu verdanken, dass Applied Materials der weltweit führende Halbleiterausrüster geworden ist, der beinahe für jeden Prozess innerhalb der Halbleiterfertigung eigene Spezialmaschinen anbieten kann. Im Geschäftsjahr 2001 lag der Umsatz bei 7,3 Mrd. Dollar. Für das laufende Geschäftsjahr prognostizieren Analysten durchschnittlich einen Umsatz von 4,4 Mrd. Dollar.

      Eine von anderen Marktführern im Technologiebereich her bekannte Besonderheit ist der hohe Forschungs- und Entwicklungsaufwand, den Applied Materials betreibt. Dieser Entwicklungsaufwand wird auch in wirtschaftlich schwierigen Zeiten auf einem in absoluten Zahlen konstanten Niveau gehalten, weshalb das Unternehmen in dem mit kurzen Aussetzern stark wachsenden Halbleitermarkt in den 80er und 90er Jahren weit überdurchschnittlich wachsen konnte. Gleichzeitig zögerte das Management im abgelaufenen Jahr nicht, mehrere tausend Arbeitsplätze einzusparen.

      Die Nummer 2 unter den Halbleiterausrüstern ist Tokyo Electron. Das Unternehmen setzte im Geschäftsjahr 2001 über 723,9 Mrd. Yen (über 6 Mrd. Euro) um. Neben Chipherstellern beliefert es auch Hersteller von LCDs. In den ersten neun Monaten des laufenden Geschäftsjahres setzte Tokyo Electron 316,9 Mrd. Yen um, was einem Rückgang von 37,9 Prozent entspricht. Nach einem Gewinn von 50 Mrd. Yen im entsprechenden Vorjahreszeitraum fiel nun ein Verlust von 8,1 Mrd. Yen an. Positive Effekte durch den schwachen Yen werden bei Tokyo Electron von den großen Problemen japanischer Technologieunternehmen derzeit mehr als überschattet. Im abgelaufenen Dezemberquartal brachen die Umsätze sequentiell von 112 Mrd. Yen im zweiten Quartal auf 45 Mrd. Yen ein. Es fiel ein Verlust von 10,7 Mrd. Yen an.

      Der wichtigste europäische Vertreter unter den Chipausrüstern ist das niederländische Unternehmen
      ASML. Es ist vorwiegend in den Bereichen Lithographie, Transport der Siliziumscheiben und thermische Systeme tätig. Der Umsatz lag in 2001 bei 1,84 Mrd. Euro. Es fiel ein Netto-Verlust von 479 Mio. Euro an. Zu den weiteren Schwergewichten der Branche mit mehr als einer Milliarde Dollar Umsatz zählt der Chipausrüster KLA-Tencor, der Geräte für das Ätzen, Lithographie, das Aufbringen von Filmen und das Polieren anbietet.

      Novellus bietet vorwiegend Geräte für das Aufbringen von Filmen und Metallen sowie Vorbereitungs- und Reinigungssysteme an. Teradyne ist der führende Hersteller von automatischen Testgeräten und entsprechender Software für Halbleiter. Zwei Drittel seines Umsatzes generiert das Unternehmen mit diesen Produkten, es konkurriert mit dem verstärkt in anderen Bereichen tätigen Unternehmen Agilent.
      Viele Analysten gehen davon aus, dass es nach dem vierten Quartal bei den Umsätzen der Halbleiterausrüster wieder aufwärts gehen muss. Die Gesamtumsätze der Branche sind von 47,7 Mrd. Dollar im Jahr 2000 auf 29,6 Mrd. Dollar in 2001 zurückgefallen. Am Ende des Jahres wurden weit weniger als 2 Mrd. Dollar je Monat umgesetzt. Für das laufende Jahr wird mit einem Branchenumsatz von 28,7 Mrd. Dollar gerechnet, was allerdings einen Wirtschaftsaufschwung in den Industrienationen voraussetzt.

      Die Zukunft der Halbleiterausrüster hat sich in den vergangenen Monaten etwas aufgehellt, doch niemand vermag vorauszusehen, wie nachhaltig diese Erholung sein wird und wann wieder die zuletzt gewohnten Umsätze generierbar sein werden. Die in den vergangenen Wochen nach oben revidierten Einschätzungen für den Sektor und dementsprechend hohe Aktienkurse machen die meisten Aktien von Chipausrüstern derzeit nur für sehr langfristig agierende Anleger interessant.
      Diese können aber auch noch günstigere Aktienkurse abwarten. Für alle anderen sollten sich reine Chiphersteller auch aufgrund ihrer günstigeren Bewertung schneller bezahlt machen.

      Quelle: finanzen.net Weekly vom 08.02.2002
      -----------------------------------------
      Sehr empfehlenswert ist in diesem Zusammenhang die „Sektoranalyse Halbleiter“ der Berenberg Bank vom 27. August 2001! Direkter Download hier bei WO unter: http://ftp.wallstreet-online.de/pub/ws5/research/studien/00/…

      Kurzinfo:

      Dr. Oliver Wojahn (Berenberg Bank)
      Sektoranalyse Halbleiter - Licht am Ende des Tunnels
      27. August 2001

      Größe: 2,7 MB (231 Seiten)
      Datei-Format: pdf

      Inhaltsverzeichnis:

      Investment Case 1
      Langfristige Entwicklung des Halbleitermarktes 5
      Der Markt für Halbleiterprodukte 8
      Bewertung von Halbleiterunternehmen 24
      Kleine Halbleitertechnologie-Fibel 31
      Die Halbleiterproduktion 33
      Der Wafer 34
      Das Front-End 36
      Layering 38
      Patterning 40
      Dotierung und sonstige Schritte 43
      Das Back-End 44
      Die wirtschaftliche Chipfertigung 45
      Übersicht über die analysierten Unternehmen 48
      AIXTRON 49
      AT&S 62
      Dialog Semiconductor 85
      ELMOS Semiconductor 106
      EPCOS 126
      Infineon Technologies 153
      Süss MicroTec 195
      Bewertungsvergleich 216
      Glossar 220
      Bereits erschienene Berenberg Sektoranalysen 226
      Ansprechpartner 227
      ----------
      Erstes Kapitel:

      Langfristige Entwicklung des Halbleitermarktes

      Die letzten drei Jahrzehnte der Halbleiterbranche waren geprägt durch Moore’s Gesetz, eine empirische Beobachtung, die besagt, dass sich alle 18 Monate die Anzahl der Komponenten pro Chip verdoppelt. Als eine Folge der höheren Integrationsdichten haben sich die Kosten pro Funktion historisch um etwa 25% p.a. reduziert. Gleichzeitig ist der Markt für Halbleiter seit 1960 durchschnittlich um 16% pro Jahr gewachsen. Im Jahr 2000 betrug der gesamte Umsatz mit Halbleitern über USD 200 Mrd., ca. 0,7% des Weltbruttosozialprodukts.

      Zu erkennen sind [in obiger Grafik] die Schwankungen um das Trendwachstum – der Markt für Halbleiter unterliegt starken Zyklen. Die Länge der Zyklen ist dabei in der Regel zwischen 3 und 6 Jahren; die jeweiligen Umsatzspitzen vor einem Rückgang wurden 1969, 1974, 1980, 1984, 1989, 1995, 1997 (schwache Ausprägung) und 2000 markiert. Besonders deutlich wird die Zyklizität bei Betrachtung der jährlichen Wachstumsraten:

      Begründet wird die Zyklizität vor allem durch drei Faktoren:

      1. Zunächst einmal sind die Zielmärkte der Halbleiterindustrie durch die allgemeinen Konjunkturzyklen geprägt.

      2. Verstärkt werden die Zyklen durch Lagerbestände, die in der Wertschöpfungskette aufgebaut werden. So wurden in Erwartung eines starken vierten Quartals 2000 die Bestände an vielen Stellen – Halbleiterproduzenten, Distributoren von elektronischen Komponenten, OEMs, Distributionskanäle der Endprodukte – hochgefahren. Als sich stattdessen eine nachlassende Nachfrage abzeichnete, waren Chipproduzenten doppelt getroffen: Neben der schwachen Endnachfrage wurden in der Supply-Chain die Lagerbestände heruntergefahren, so dass die Nachfrage am Beginn der Wertschöpfungskette überproportional fiel.

      3. Schließlich ist durch die Kapitalintensität und Nichtteilbarkeit der Produktionskapazitäten und durch die schubartige Umstellung auf neue Technologien (z.B. jetzt auf 300mm-Wafer) die Anpassung des Angebots sprunghaft, was die Zyklen verstärken kann.

      Im Jahr 2000 konnten die meisten Halbleiterunternehmen hervorragende Abschlüsse vorlegen, begünstigt durch das gute Marktumfeld. Gegenüber 1999 konnte der Markt für Halbleiter um 31% auf ca. USD 220 Mrd. zulegen, weit oberhalb des langfristigen Durchschnitts.

      Ein anderes Umfeld ergibt sich 2001. Durch die sich abschwächende Konjunktur – insbesondere in den USA – sind bedeutende Zielmärkte für Halbleiter eingebrochen. So haben die großen PC-Hersteller wiederholt ihre Absatzprognosen nach unten korrigiert, und vom traditionell starken „Back-to-School“-Geschäft im September sind bisher noch keine Anzeichen auszumachen. Auch der Markt für Mobiltelefone wächst nicht wie erwartet. In 2001 werden voraussichtlich nur 400 Mio. Einheiten verkauft, davon etwa 50 Mio. aus Lagerbeständen. Schätzungen vor 10-12 Monaten gingen von 500-575 Mio. Einheiten aus.

      Insgesamt ist somit im Halbleitermarkt für das Jahr 2001 mit stark negativem Wachstum zu rechnen. Entsprechend wird die Kapazitätsauslastung der Halbleiterunternehmen von 95% in 2000 stark zurückgehen. VLSI Research rechnet derzeit (26.07.01) mit einer durchschnittlichen Kapazitätsauslastung für 2001 von 86%, viele Unternehmen liegen zur Zeit deutlich unter 50%.

      In die Grafik der Entwicklung des Halbleitermarktes (S. 5) haben wir zusätzlich zum langfristigen Trend eine kurze Regressionsgerade eingezeichnet, die den Trend für den Zeitraum von 1995-2004 darstellt. Das durchschnittliche Wachstum in diesem Zeitraum wird demnach voraussichtlich nur etwa 9,1% betragen. Mit hoher Wahrscheinlichkeit handelt es sich dabei um einen Strukturbruch, d.h., es ist davon auszugehen, dass das Trendwachstum in den letzten Jahren zurückgegangen ist (den Test haben wir mit einer Dummy-Variablen für diesen Zeitraum durchgeführt, deren Koeffizient signifikant negativ ist). Ob dies auch für die Zukunft indikativ ist, bleibt offen.

      Es ist jedoch plausibel, dass Wachstumsraten von 16% nicht beliebig lange aufrechtzuerhalten sind. Die folgende Grafik simuliert den Anteil der Halbleiterindustrie am Weltbruttosozialprodukt, wenn die Halbleiterbranche um 16%, 13%, 10% oder 7% p.a. wächst, die Gesamtwirtschaft (inkl. Halbleiter) jedoch nur um 3% p.a.

      Es wird deutlich, dass noch einige Jahre kräftiges Wachstum möglich sind; so führen die langfristigen Wachstumsraten von 16% erst in etwa 15 Jahren zu einem Halbleiteranteil von 5% an der Weltwirtschaftsleistung.

      [...]
      ------------------------------------------------

      MRAM - Revolution der Halbleiterindustrie?
      (Am 5.3.2001 in der Frankfurter Allgemeinen Zeitung erschienen, leicht gekürzt, unter dem Titel „Bald kommt keiner mehr an MRAM vorbei“ (S. 29). Dieser Titel wurde von der Redaktion ohne Absprache mit den Autoren gewählt und gibt nicht die Meinung der Autoren wider.)

      Von Joachim Henkel und Stefan Mengel *)

      Wenn die Visionen von IBM und Infineon Realität werden, dürfte sich die Benutzung von Computern in einigen Jahren radikal verändern. Anfang Dezember haben die Unternehmen bekannt gegeben, bei der Entwicklung der neuen Speichertechnologie MRAM zusammenzuarbeiten.
      Die heute hauptsächlich verwendeten DRAM-Speicherchips (dynamic random access memory) speichern Daten in Form elektrischer Ladungen, die aber abfließen, wenn sie nicht ständig durch elektrischen Strom aufgefrischt werden. Stellt man den Strom ab, geht der Speicherinhalt verloren.
      Die MRAM-Chips dagegen (magnetic random access memory) behalten die gespeicherte Information auch dann, wenn der Strom abgeschaltet wird. Damit entfiele das zeitaufwendige Laden der Programme beim Anschalten des PCs. Zwar gibt es schon mehrere andere Speichertypen, die Daten im stromlosen Zustand speichern, aber alle haben gewisse Nachteile.
      Vielfältige weitere Anwendungen des MRAM liegen auf der Hand. Vor allem mobile Geräte wie Handys, Laptops, Organizer, Smartcards und digitale Kameras sind interessant, da Batteriestrom knapp ist. Die potentiellen Auswirkungen auf den Markt für Speicherelemente sind noch tiefgreifender: MRAM könnten die Branchenstruktur der Halbleiterindustrie komplett verändern.
      Vor 12 Jahren entdeckten die Physiker Grünberg und Fert in ihren Labors am Forschungszentrum Jülich und an der Universität Paris Grundlagen der MRAM-Technik. Erstmals ließ sich der elektrische Strom in Stapeln metallischer Schichten von wenigen Atomlagen Dicke mit magnetischen Feldern manipulieren. Der Effekt war wesentlich stärker als alle bekannten vergleichbaren Phänomene, weshalb ihre Entdeckung den Namen Giant Magnetoresistance (GMR, Riesenmagnetowiderstand) erhielt.

      Diese Entdeckung war der Auftakt zu einer neuen Technologie, der Magnetoelektronik, die überlegene Lösungen bei Festplatten-Leseköpfen, Sensoren und Datenspeichern bieten kann. So erhöhte IBM seit 1998 mit dieser Technologie die Speicherdichte bei Computerfestplatten im Labor auf über 35 Gigabit je Quadratzoll. Branchenkenner vertreten die Ansicht, daß in absehbarer Zeit keine Firma mehr ohne den Riesenmagnetowiderstand Zugang zu diesem 30 Milliarden Dollar Markt haben wird.
      Der Physiker Parkin bei IBM Almaden schlug als einer der ersten einen dem GMR verwandten magnetoelektronischen Effekt, den Tunnelmagnetowiderstand, als Prinzip für einen neuartigen Computerarbeitsspeicher vor: in diesem MRAM-Chip werden die Daten als Magnetfeldorientierungen der Speicherzellen "eingeschrieben" und nicht als elektrische Ladungen wie beim herkömmlichen DRAM-Speicherchip. Beim DRAM müssen die Zellen ständig mit elektrischem Strom aufgefrischt werden, wenn der Dateninhalt nicht verloren gehen soll.

      Beim MRAM wird der Strom nur zur Änderung der Daten gebraucht, nicht aber zur Erhaltung des Zellzustands.
      Diese Eigenschaften, welche noch vor kurzem nur in einigen Labors bekannt waren, werden offenbar im Management zunehmend ernstgenommen. Neben IBM unternehmen in den Vereinigten Staaten auch die Technologiefirmen Motorola, Hewlett Packard und Honeywell erhebliche Forschungsanstrengungen zu diesem Thema. Auch die amerikanische Regierung investiert seit 1996 über die Darpa (Defense Advanced Research Projects Agency) massiv in diesen Bereich. Dabei sind militärische Überlegungen allerdings nur Randaspekte. Es geht hauptsächlich um die Stärkung der amerikanischen Halbleiterindustrie, welche es mit der Magnetoelektronik erstmals seit langem mit einer Innovation zu tun hat, die nicht aus dem Halbleiterbereich selbst stammt.
      In Europa sind die Unternehmen Bosch und Philips im Hinblick auf Automobilsensorik und -elektronik in der Magnetoelektronik aktiv. Infineon, der einzige europäische DRAM-Hersteller, setzt auf MRAM. Auch in Deutschland hat sich staatliche Forschungsförderung als Wettbewerbsfaktor am risikoreichen Beginn der Technologieentwicklung erwiesen. Seit 1998 beschäftigt sich ein nationales Leitprojekt in den Siemens-Forschungslabors Erlangen gemeinsam mit Bosch, HL-Planartechnik, der Universität Bielefeld sowie weiteren Universitäten und Instituten mit der Magnetoelektronik.

      Wurde die Produktreife des MRAM noch zu Beginn des Leitprojekts für das Jahr 2008 erwartet, so rechtfertigen die erfolgreichen Forschungsarbeiten bei IBM und Siemens/ Infineon nun schon die Ankündigung für 2004. Dies bedeutet allerdings noch nicht, daß die großtechnische Produktion des MRAM mit Sicherheit gelingt.

      Wichtigste Herausforderung ist die gegenüber heutiger Technologie weiter erhöhte Präzision: Viele hunderttausend magnetoelektronische Einzelelemente müssen in einem komplizierten Serienproduktions-Verfahren praktisch atomlagengenau und defektfrei hergestellt werden. Auch ist die Integration der magnetischen Schichten in die Halbleiterperipherie ein technisches Problem. Den noch zu bewältigenden Schwierigkeiten stehen jedoch große Chancen gegenüber.

      MRAMs haben das Potential, verschiedene etablierte Technologien zu ersetzen:

      - Gegenüber DRAMs bieten sie einen schnelleren Zugriff sowie den Vorteil, daß der Dateninhalt auch im stromlosen Zustand erhalten bleibt. Außerdem benötigt jede Speicherzelle auf dem Chip nur halb soviel Platz.

      - Die Speichertypen SRAM (static RAM), Flash-Speicher, Eeprom und FRAM (ferroelectric RAM) speichern ihren Inhalt zwar ebenfalls im stromlosen Zustand, haben aber verschiedene andere Nachteile: SRAMs sind mehr als zehnmal so teuer wie DRAMs, und jede Speicherzelle benötigt viel Platz.

      - Flash-Speicher und Eeprom-Chips sind sehr langsam im Zugriff, benötigen ebenfalls mehr Platz als MRAMs und können nur bis zu einer Million Mal beschrieben werden, während die anderen Typen mehr als eine Billiarde Schreibzugriffe erlauben.

      - Bei der vor etwa 10 Jahren eingeführten FRAM-Technik liegt die maximale Zahl der Schreibzugriffe ebenfalls hinter S-, D- und MRAM. Außerdem limitiert der Herstellungsprozeß die Kapazität auf 10 Megabit.

      - Langfristig könnten sogar die im Vergleich dazu extrem langsamen Festplatten durch MRAM ersetzt werden, wenn die Produktionskosten niedrig genug sind. Diese technischen Vorteile sind jedoch noch keine Garantie, daß es MRAM gelingt, die Märkte der etablierten Technologien zu erobern. Die Situation ist einfacher, wenn eine Innovation von denjenigen Unternehmen eingeführt wird, die auch den Markt der alten Technologien dominieren.

      Bei MRAM ist dies jedoch nicht der Fall. Die hier hinsichtlich erteilter Patente führenden Unternehmen IBM und Motorola haben bei den Konkurrenztechnologien keine marktbeherrschende Position. Motorola fand sich 1998 mit 8 Prozent Marktanteil bei SRAM auf Platz 5. IBM-Partner Infineon erreichte mit 7 Prozent bei DRAM die gleiche Position.
      Es ist daher seitens dieser Technologien mit einem harten Wettbewerb sowohl hinsichtlich der Preise als auch im Hinblick auf beschleunigte technische Weiterentwicklung zu rechnen. Die Marktgrößen zeigen, daß sich der Wettbewerb lohnt: 1999 wurden am Weltmarkt DRAM-Chips für 21 Milliarden Dollar umgesetzt, SRAMs für 4 Milliarden, Flash-Speicherchips für 3 Milliarden und Eeproms für knapp 1 Milliarde Dollar.
      Die Kooperation von IBM und Infineon liegt im Trend der Halbleiterindustrie. Aufgrund der mit jeder weiteren Chip-Generation steigenden Kosten sind Akquisitionen wie auch Joint Ventures häufig. In neuerer Zeit sind zum Beispiel in der DRAM-Branche Micron und Texas Instruments, Hyundai und Semicon sowie NEC und Hitachi zusammengegangen. Für die Entwicklung des 1-Gigabit-Chips kooperieren Fujitsu mit Toshiba, Mitsubishi mit Matsushita und IBM mit Infineon/Siemens. Die gemeinsame Entwicklung des MRAM baut also auf einer Zusammenarbeit auf, die in anderen Feldern schon länger, mehr als 10 Jahre, existiert. Dazu kommt, daß die Partner sich nicht nur die Kosten teilen, sondern sich auch in ihren Kompetenzen gut ergänzen. IBM hält die meistzitierten und wichtigsten MRAM-Patente und liegt in der Gesamtzahl erteilter Patente hinter Motorola auf Platz 2. Infineon forscht gemeinsam mit Siemens ebenfalls aktiv an MRAM, bringt aber außerdem Erfahrung in der Produktion hochdichter Speicherbausteine zu niedrigen Kosten mit. Die gemeinsam mit Motorola entwickelten Prozesse zur Chip-Produktion mit 300-mm-Wafern stehen an der Spitze der Weltentwicklung. Wenn auch Infineons Marktanteil bei DRAM mit 7 Prozent (1998) keine Marktbeherrschung bedeutet, sind die Umsätze in absoluten Zahlen mit etwa 1,4 Milliarden Dollar erheblich.
      Im Fall des MRAM konnte sich Infineon nicht nur durch führendes Prozeß-Know-how, sondern auch aufgrund wettbewerbsfähiger Forschung in Deutschland den Zugriff auf die neue Magnettechnologie sichern und sich im internationalen Wettbewerb als europäischer Kooperationspartner von IBM qualifizieren. Es ist noch nicht lange her, daß die europäische Chipindustrie wieder international wettbewerbsfähig geworden ist. Der MRAM ist auf dem Weg, ein weiterer Meilenstein zur Stärkung Europas in diesem wichtigen Wirtschaftsbereich zu werden.

      *) Dr. Joachim Henkel ist Habilitand am Institut für Innovationsforschung und Technologiemanagement der Ludwig-Maximilians-Universität München. Dr. Stefan Mengel ist Referent im Bundesministerium für Bildung und Forschung Bonn, Referat Schlüsseltechnologien; Chemische und Physikalische Forschung.
      ------------------------------------------------------
      TMR Tunnelmagnetowiderstand
      Konventionelle elektronische Bauelemente arbeiten auf der Basis von elektrischen Strömen, d.h. sie nutzen die Ladung des Elektrons. Neuerdings begannen Forscher Bauelemente zu untersuchen, deren Arbeitsweise nicht nur von der Elektronenladung abhängt, sondern auch vom Elektronenspin. Da Spins für magnetische Phänomene verantwortlich sind, eröffnet dies eine mögliche neue Dimension für zukünftige magnetische Bauelemente. Dieses neue Gebiet, Spin-Elektronik oder Spintronik genannt, verknüpft Halbleitertechnologie und Magnetismus.
      Ein erstes Bauelement, das den Elektronenspin und magnetische Materialien nutzt, wurde kürzlich fertiggestellt und erfolgreich in ein Produkt umgesetzt. Basierend auf dem Riesenmagnetowiderstand (GMR), wird der `Spin Valve` Lesekopf in der neuen Generation von Dünnschicht-Leseköpfen in Festplatten eingesetzt.
      Ein weiterer vielversprechender Kandidat für zukünftige Spin-Elektronik ist der MRAM (= Magnetic Random Access Memory, magnetischer Speicherchip) als Alternative zu DRAM oder Flash Speicher. In einem MRAM ist die Information im `Spin` der magnetischen Schichten gespeichert. Das Prinzip des MRAM wurde auf der Basis der `Spin Valve` Technologie bereits demonstriert. Für zukünftige Einzelzellen im MRAM erweisen sich die magnetischen Tunnelelemente jedoch als vielversprechender, indem sie die CMOS Kondensatoren ersetzen und in die konventionelle Halbleiterchip-Umgebung eingebettet werden.
      Nichtflüchtigkeit, schnelle Zugriffszeiten, bessere Skalierbarkeit und eine weniger komplexe Struktur des MRAM versprechen klare Vorteile gegenüber heutigen DRAMs. Tatsächlich könnte der MRAM der neue Standard werden, nachdem die Grenzen der heutigen CMOS Technologie erreicht sein werden.
      Eine Bitzelle in einem MRAM besteht aus ferromagnetischen Lagen, getrennt durch eine dünne nichtmagnetische Isolatorschicht, durch die Elektronen tunneln können. Die Ausrichtung der Spins in den magnetischen Lagen kann dabei durch ein äußeres Magnetfeld unabhängig kontrolliert werden. Dieses Feld wird erzeugt, indem Strompulse durch dünne Drähte geschickt werden, welche nahe an oder direkt durch die MRAM Zellen laufen. Wenn die magnetischen Lagen gleiche Ausrichtung besitzen, ist die Tunnelwahrscheinlichkeit zwischen ihnen und durch die Isolatorschicht größer als bei antiparalleler Ausrichtung. Die Zelle kann deshalb zwischen zwei Zuständen – der 0 und 1 - hin und her geschalten werden (s. Abbildung).


      Layout und Kennlinien von TMR Elementen

      Gemeinsam mit der Firma Siemens/Infineon (Kontakt: Dr. J. Wecker, Siemens AG, Zentrale Technik ZT MF1, Erlangen) und anderen deutschen Forschungszentren entwickeln und optimieren wir innerhalb eines fünfjährigen Verbundprojektes TMR Elemente für die Anwendung in MRAMs (gefördert vom BMBF, VDI-TZ Düsseldorf).
      Für eine zuverlässige Speicherung der Information wird die Magnetisierungsrichtung einer magnetischen Schicht festgehalten und für gewöhnlich durch einen Antiferromagneten gepinnt oder alternativ durch eine künstliche antiferromagnetische Kopplung über Leitungselektronen – derselbe Mechanismus, der zum GMR führt. Dann ist es nur der weichmagnetischen Schicht erlaubt, in einem externen Magnetfeld frei zu drehen. Dies führt zu einer ‚kleinen‘ Hystereseschleife mit zwei binären Zuständen , die symmetrisch zum Nullfeld liegen (s. Abbildung mit einem Beispiel eines Co/Al2O3/Co Elements). Die größte Leitwertdifferenz zwischen paralleler und antiparalleler Spinstellung tritt bei kleinen Spannungen auf. Diese Differenz nimmt bei größeren Spannungen ab (s. Abbildung).
      Elektronische Defekte in oder an der Al2O3 Barriere können eine stärkere Abnahme zur Folge haben.



      Temperaturstabilität und dielektrische Stabilität



      Da die TMR Zellen in den Prozeßablauf der Halbleiterindustrie eingeführt werden müssen, ist die Temperaturstabilität der magnetischen Tunnelelemente eine wichtige Voraussetzung. Die Tunnelelemente müssen die Standardtemperaturen im Backendprozeß überleben. Wir haben den Temperaturverlauf des TMR Effektes und die strukturellen Eigenschaften in isochronen Anlaßexperimenten bis zu 500°C untersucht. Die Abbildung gibt ein Beispiel von Auger-Tiefenprofilen von Tunnelelementen sowohl im Ursprungszustand als auch nach der Auslagerung. Bei einer Auslagerungstemperatur von 350°C beträgt das TMR Signal nur noch ein Zwanzigstel des ursprünglichen Wertes von 22% bei Raumtemperatur. Diese Abnahme kann auf strukturelle Änderungen in den Tunnelelementen zurückgeführt werden, die mit Auger-Untersuchungen nachgewiesen wurden. Sie zeigen eine unveränderte Al2O3 Barriere bis zu 400°C, aber eine einsetzende Interdiffusion in den magnetischen Elektroden bereits bei viel tieferen Temperaturen.



      Neben der Temperaturentwicklung des TMR Effektes selbst haben wir auch die dielektrische Stabilität der Tunnelelemente gegenüber Aufheizen untersucht. Diese kann durch Barriereneigenschaften wie Barrierenhöhe, -dicke, -asymmetrie und dielektrischer Durchbruch quantifiziert werden, welche aus Strom-Spannungs- Kennlinien gewonnen werden können. Die durchschnittliche Durchbruchspannung verbessert sich von 1.35 Volt für unbehandelte Tunnelelemente auf 1.55 Volt durch Anlassen bei 300°C. Darüber nimmt die Durchbruchspannung stark ab auf 0.8 Volt (bei 380°C). Zugleich ändert sich der typische Durchbruchprozeß von einigen plötzlichen Stromsprüngen zu einer Vielzahl von kleinen Schritten (s. Abbildung).
      Wir haben die Durchbrucheigenschaften im Rahmen eines statistischen Modells diskutiert und strukturelle Änderungen in der Barriere mit in Betracht gezogen, um eine Abschätzung für die Lebensdauer der Tunnelelemente zu erhalten: ein 1 µm² großes Tunnelelement überdauert 600 Jahre bei 300 mV Betriebsspannung. Für die Anwendung der Tunnelelemente im MRAM scheint weder die Lebensdauer noch die Durchbruchspannung (> 1 Volt) ein begrenzender Faktor zu sein.

      Kleinflächige Tunnelelemente



      Die Integrationsdichte des MRAM übersteigt theoretisch die des DRAM. Deshalb untersuchen wir zur Zeit den TMR und das magnetische Schaltverhalten kleinflächiger Tunnelelemente bis zu Größen von 0,01 µm2. Für die Herstellung der Tunnelelemente in unterschiedlichen Größen und Formen setzen wir Elektronenstrahllithographie und Ar-Ionenstrahlätzen ein (s. Abbildung, aufgenommen von einem Kraftmikroskop).



      Die magnetische Kraftmikroskopie ist ein geeignetes, hochauflösendes Instrument zur Charakterisierung des magnetischen Schaltverhaltens. Die Abbildung zeigt den Unterschied zwischen elliptischen und spitz zulaufenden Zellen mit einer Größe von 100x200 nm2. Die ersteren können mit der rasternden Magnetspitze leicht ummagnetisiert werden, ersichtlich an den vielen Sprüngen im unteren Teil der Abbildung. Die spitz zulaufenden Zellen im oberen Bildteil hingegen besitzen eine höhere Koerzitivfeldstärke und sind deshalb in einem quasi-Eindomänenzustand stabil.
      Untersuchungen des Magnetotransports an Arrays aus Co/Al2O3/NiFe Tunnelelementen in der Größe von 100x200 nm² zeigen sowohl ausgeprägtes Coulombblockade-Verhalten bei tiefen Temperaturen als auch spinabhängiges Tunneln. Die Coulombblockade-Energien liegen im Bereich von 0.1 bis 2.6 meV. Alle Tunnelelemente mit Coulombblockade-Verhalten zeigen auch TMR. Neben dem bekannten Anstieg des Tunnelmagnetowiderstandes bei abnehmender Spannung finden wir eine starke Erhöhung des TMR im Coulombblockade-Bereich. Diese Erhöhung ist durch Kotunnelprozeße, wie sie in Doppel-Tunnelelementen auftreten erklärbar (s. Abbildung).


      Quelle: Universität Bielefeld (http://www.physik.uni-bielefeld.de/experi/d2/tmr.htm)
      ---------------------------------------------------------------------
      Vorlesung „Magnetoelektronik II“ (Sommersemester 2001) von Prof. Dr. Rudolf Gross, Physik-Department (E23), Technische Universität München und Walther-Meissner-Institut für Tieftemperaturforschung Bayerische Akademie der Wissenschaften

      Elektronen bestimmen das thermische, elektrische und magnetische Verhalten eines Festkörpers wesentlich. Bestimmte elektronische Korrelationen bewirken Magnetismus, Metall-Isolator-Übergänge oder Supraleitung. Einerseits ist die Erforschung solcher Korrelationen grundlegend für das Finden neuer Stoffklassen. Anderseits erwachsen insbesondere aus dem Bereich Magnetismus Innovationen für Technikfelder von großer wirtschaftlicher Bedeutung (Elektromotoren, Generatoren, Leseköpfe, Sensoren, Aktoren, Mikrowellenbauelemente, Speichermedien, etc.). In den letzten 10 Jahren ist mit den XMR-Technologien (X: any, MR: magnetoresistive) ein ganz neues Teilgebiet des Magnetismus entstanden, das sich gegenwärtig weltweit sehr dynamisch entwickelt. Grundlegende Forschungsarbeiten und Patente auf diesem Gebiet stammen aus Deutschland. Die Hauptanwendungslinien sind die Magnetosensorik (z.B für die Fahrzeugtechnik, den Maschinenbau und die Medizintechnik) und die Magnetoelektronik (z.B. Magnetic Random Access Memory: MRAM). Falls sich die grundlegenden Konzepte der Magnetoelektronik technologisch umsetzen lassen, wird die Magnettechnologie in den wirtschaftlich bedeutenden Bereich der Elektronik einziehen, welcher bisher von der Halbleitertechnologie dominiert wird.
      Konventionelle elektronische Bauelemente arbeiten auf der Basis von elektrischen Strömen, d.h. sie nutzen nur die Ladung des Elektrons aus. In den letzten Jahren galt das Forschungsinteresse vermehrt Bauelementen, deren Arbeitsweise nicht nur auf der Ladung der Elektronen basiert, sondern auch auf deren Spin. Durch die Ausnutzung von Ladung und Spin in neuartigen Bauelementkonzepten wird das weite Gebiet der Magnetoelektronik, Spin-Elektronik oder auch Spintronik eröffnet, in dem Halbleitertechnologie und Magnetismus verknüpft werden können.



      Die Magnetoelektronik ist ein neu entstandenes, sich schnell entwickelndes Feld des Magnetismus, das die Datenspeicherung sowie Sensortechnologien revolutionieren wird und somit einen neuen Weg zur Nanoelektronik öffnet. Die Substitution von bipolaren Halbleitern durch quantisierte Spinzustände ermöglicht eine, nur durch den superparamagnetischen Grenzfall von wenigen 10 Nanometern (nm), begrenzte laterale Skalierung. Diese Technologie hat somit das Potential, mit den heutigen Halbleiterstrukturen aus dem Bereich der Speicher- und Sensortechnologie zu konkurrieren.
      Ein erstes magnetoelektronisches Bauelement wurde kürzlich fertiggestellt und erfolgreich in ein Produkt umgesetzt. Basierend auf dem Riesenmagnetowiderstand (GMR: Giant Magnetoresistance), wird der sogenannte `Spin Valve` Lesekopf in der neuesten Generation von Dünnschicht-Leseköpfen in Festplatten eingesetzt. Dadurch wurde Rekordspeicherdichten von bis zu 11.6 GBit/in2 erreicht. Mit Hilfe des GMR lassen sich auch auf einfache Weise magnetoresistive Winkelsensoren (siehe Bild) realisieren, wie sie im Automobilbau benötigt werden (z.B. ABS, Drehung der Kurbelwelle, ``Steer by Wire``).



      Ein weiterer vielversprechender Kandidat für zukünftige Spin-Elektronik ist das MRAM als Alternative zum DRAM oder Flash Speicher (siehe Bilder). In Kürze werden durch den Einsatz von MRAMs grosse Fortschritte in der Speichertechnologie erwartet, die sich aus dem Ersatz von dynamischen Random Access Memories (DRAMs) durch magnetoresistive Tunnelelemente (MTJ) ergeben. Diese Speicherelemente (MRAMs) haben die Vorteile des nichtflüchtigen Speicherns, nichtdestruktiven Ausleseprozesses, einer niedrigen Leistungsaufnahme, kurzer Zugriffszeiten, einfachen Design und einer erzielbaren hohen Packungsdichte. Weiterhin ist der Lese- und Schreibprozess der verwendeten Speichermatrix kompatibel mit der bestehenden Metall-Oxid-Halbleiter Technologie (CMOS). Aus diesen Gründen werden sich die MRAMs wohl auch kurzfristig in den existierenden Märkten bewähren und zu neuen Arbeitsplätzen innerhalb der nächsten 4 bis 8 Jahre führen. Auf mittlerer Zeitskala sollten die MRAMs die elektromechanische Festplattentechnologie ersetzen. Im Herbst 2000 haben die Firmen IBM und Infineon angekündigt, im Rahmen einer Zusammenarbeit einen MRAM-Speicher zu entwickeln, der in wenigen Jahren auf den Markt kommen soll.



      In einem MRAM ist die Information in der Magnetisierungsrichtung einer magnetischen Schicht (also mit Hilfe des Elektronenspins) gespeichert. MRAMs können mit Hilfe von magnetischen Tunnelkontakten realisiert werden, bei denen der Tunnelstrom von der relativen Magnetisierungsrichtung der beiden ferromagnetischen Elektroden des Tunnelkontakts abhängt. Durch Drehen der Magnetisierungsrichtung einer Tunnelelektrode kann zwischen niedrigem und hohem Tunnelwiderstand geschaltet werden (antiparallele Orientierung: hoher Widerstandswert -->"1", parallele Orientierung: niedriger Widerstandswert -->"0" ).

      [...]

      Quelle: http://www.wmi.badw.de/events/teaching/Gross_VorlesungsAK_SS…
      --------------------------------------------
      - Prof. Dr. Axel Sikora -

      Der Speicher-Chip-Report
      Durch Vielfalt zur Einheit? – Trends und Entwicklungen bei Halbleiterspeichern

      Die nichtflüchtigen Flash-Speicher machen derzeit vor allem mit den Lieferschwierigkeiten ihrer Hersteller Schlagzeilen. Und die in riesigen Stückzahlen produzierten DRAMs scheinen mal wieder eine leichte Schwächeperiode zu durchleiden. Dass mit diesen beiden bekannten Vertretern das Thema Speicher-ICs noch nicht erschöpfend behandelt ist und welche neuen Architekturen und Materialien (Nicht-)Flüchtigkeit mit hoher Dichte, kurzen Zugriffszeiten und niedriger Leistungsaufnahme verbinden können, erfahren Sie in diesem Report.

      Es existieren wenige umfassende und aktuelle Darstellungen, die alle Halbleiterspeicher in ihrer Gesamtheit betrachten. Dies ist aus folgenden Gründen verwunderlich:
      Fast alle Speichertechnologien beruhen auf einem prinzipiell identischen Funktionsprinzip, nämlich dem zellenweisen Abspeichern von Nullen und Einsen, wobei zeilenweise die Zellen in mehreren Spalten beschrieben bzw. ausgelesen werden.
      Zahlreiche Anforderungen der Systementwickler bezüglich der Eigenschaften und der Leistungsfähigkeit der Halbleiterspeicher nähern sich bei den unterschiedlichen Speichertechnologien in erheblichem Maße an.
      Zukünftige Speicherentwicklungen lassen die Bereitstellung von Speichertechnologien erwarten, die die unterschiedlichen Vorteile der gegenwärtig verfügbaren Technologievarianten verbinden können.
      Das Marktgeschehen bei den Speichern hat einen wesentlichen Einfluss auf den gesamten Halbleitermarkt. Dies gilt nicht nur für die DRAMs, deren Höhenflüge und Niedergänge über das Wohl und Wehe ganzer Firmen entscheiden können, sondern in zunehmendem Maße auch für SRAMs und in besonderer Weise auch für Flash-Speicher.
      Die Entscheidung, welche Speichertechnik in einer Anwendung die meis-ten Vorteile über den gesamten Produktlebenszyklus vereint, setzt ein umfassendes Wissen über die verschiedenen Speichertechnologien und vor allem deren zukünftige Entwicklungen voraus.
      Eine frühe Gesamtdarstellung ist in [29] zu sehen, die aber leider nicht weiter aktualisiert wurde, sondern sich in der neuesten Ausgabe auf SRAM- und DRAM-Architekturen konzentriert [30]. Darüber hinaus ist [32] zu nennen. Für den Bereich der nichtflüchtigen Speicher existieren zwei hervorragende Werke [20, 3].



      Bild 1: Die Gliederung der unterschiedlichen Speicherfamilien zeigt die Vielzahl der Realisierungsmöglichkeiten.

      Eigenschaften gängiger Speicherarchitekturen

      Eine Übersicht über den Aufbau und die Eigenschaften der verschiedenen Speichertechnologien zeigen Bild 1 und die Tabelle 1. Dabei zeigt sich deutlich, dass unter den gegenwärtig im Massenmarkt verfügbaren Speichertechnologien keine alle wichtigen Kriterien in zufriedenstellender Weise erfüllt. Dies führt dazu, dass in einem System die verfügbaren Technologien so eingesetzt werden, dass sie die jeweiligen Anforderungen möglichst optimal erfüllen.
      In der folgenden Darstellung finden (trotz des umfassenden Anspruchs) die älteren nichtflüchtigen Speichertechnologien wie ROM, PROM und EPROM keine Berücksichtigung, weil dort aufgrund zurückgehender Nachfrage kaum noch neue Entwicklungen zu beobachten sind.

      DRAMs
      DRAMs werden immer dann eingesetzt, wenn höchste Speicherdichten bei möglichst geringen Preisen angestrebt werden. Die Nachteile von DRAMs sind vor allem in der vergleichsweise geringen Geschwindigkeit und in einer relativ hohen Verlustleis-tungsaufnahme zu sehen, die sich auch durch die große Anzahl der jeweils auszuwählenden Zellen ergibt. Hinzu kommt die Notwendigkeit der Datenauffrischung (refresh), die sowohl erheblich zu den Wartezeiten beitragen kann als auch die Verlustleistungsaufnahme deutlich vergrößert.

      SRAMs
      SRAMs finden in der gegebenen Halbleitertechnologie dann Einsatz, wenn nur moderate Speicherdichten benötigt werden, bei denen DRAMs sich noch nicht (bzw. zeitlich gesehen nicht mehr) kostengünstig herstellen lassen, und wenn kürzeste Zugriffszeiten erforderlich sind. Folgerichtig finden SRAMs sowohl bei kleinen, mikrocontroller-basierten Anwendungen mit moderaten Komplexitätsanforderungen als auch bei Anwendungen mit kürzesten Speicherzugriffszeiten Einsatz, z.B. bei schnellen Zwischenspeichern (Caches). Darüber hinaus zeichnen sich SRAMs auch durch eine geringere Verlustleistungsaufnahme im Vergleich mit DRAMs entsprechender Kapazität aus. Gegenwärtig liegt die maximale Komplexität, die mit SRAMs kommerziell sinnvoll erreicht wird, im Bereich von 16 Mbit.
      Nachteilig erscheinen bei SRAMs vor allen Dingen die höheren Produktionskosten, die (in sehr grober Abschätzung) etwa doppelt so hoch liegen wie bei DRAMs.

      EEPROMs und Flash-Speicher
      EEPROMs (Electrically Erasable PROMs) finden ihren Weg in den Systementwurf, wenn kleinere Datenmengen mit geringer Granularität sowie sehr moderaten Geschwindigkeitsanforderungen nichtflüchtig abgelegt werden sollen.
      Flash-Speicher werden im Wesentlichen dann eingesetzt, wenn große Datenmengen kostengünstig nichtflüchtig gespeichert werden sollen. Als Einschränkungen bei Flash-Speichern sind vor allem die vergleichsweise geringen Schreibgeschwindigkeiten zu sehen. Die Programmierzeit wird vor allem durch die der Programmierung zugrunde liegenden physikalischen Effekte (Fowler-Nordheim-Effekt, Tunneln heißer Elektronen) bestimmt.
      Flash-Speicher gewinnen insbesondere auf Grund ihres Einsatzes in den boomenden portablen Consumer-Produkten immer mehr an Bedeutung. Der „Bit-Verbrauch" an Flash-Speichern ist seit 1994 jährlich um 100 % gestiegen [36].

      Tabelle 1: Jede Speichertechnologie weist zum gegenwärtigen Zeitpunkt Vor- und Nachteile auf

      ROM
      Datenerhalt beim Abschalten: ja
      Notwendigkeit des Auffrischens im eingeschalteten Zustand (refresh): nein
      Wiederbeschreibbarkeit: nein
      erreichbare Dichte: sehr hoch
      erreichbare Schreibgeschwindigkeit: -
      erreichbare Lesegeschwindigkeit:: mäßig
      technologische Komplexität: gering
      Aufwand bei der monolithischen Systemintegration: kein
      Gegenwärtige Produktreife: sehr hoch

      PROM
      Datenerhalt beim Abschalten: ja
      Notwendigkeit des Auffrischens im eingeschalteten Zustand (refresh): nein
      Wiederbeschreibbarkeit: nein
      erreichbare Dichte: mäßig
      erreichbare Schreibgeschwindigkeit: gering
      erreichbare Lesegeschwindigkeit:: mäßig
      technologische Komplexität: gering
      Aufwand bei der monolithischen Systemintegration: hoch
      Gegenwärtige Produktreife: sehr hoch

      EPROM
      Datenerhalt beim Abschalten: ja
      Notwendigkeit des Auffrischens im eingeschalteten Zustand (refresh): nein
      Wiederbeschreibbarkeit: ja, aber UV
      erreichbare Dichte: gering
      erreichbare Schreibgeschwindigkeit: gering
      erreichbare Lesegeschwindigkeit:: mäßig
      technologische Komplexität: mäßig
      Aufwand bei der monolithischen Systemintegration: sehr hoch
      Gegenwärtige Produktreife: sehr hoch

      EEPROM
      Datenerhalt beim Abschalten: ja
      Notwendigkeit des Auffrischens im eingeschalteten Zustand (refresh): nein
      Wiederbeschreibbarkeit: ja
      erreichbare Dichte: gering
      erreichbare Schreibgeschwindigkeit: gering
      erreichbare Lesegeschwindigkeit:: mäßig
      technologische Komplexität: hoch
      Aufwand bei der monolithischen Systemintegration: sehr hoch
      Gegenwärtige Produktreife: sehr hoch

      Flash-EEPROM
      Datenerhalt beim Abschalten: ja
      Notwendigkeit des Auffrischens im eingeschalteten Zustand (refresh): nein
      Wiederbeschreibbarkeit: ja
      erreichbare Dichte: hoch
      erreichbare Schreibgeschwindigkeit: gering
      erreichbare Lesegeschwindigkeit:: hoch
      technologische Komplexität: hoch
      Aufwand bei der monolithischen Systemintegration: sehr hoch
      Gegenwärtige Produktreife: hoch

      SRAM
      Datenerhalt beim Abschalten: nein
      Notwendigkeit des Auffrischens im eingeschalteten Zustand (refresh): nein
      Wiederbeschreibbarkeit: ja
      erreichbare Dichte: mäßig
      erreichbare Schreibgeschwindigkeit: sehr hoch
      erreichbare Lesegeschwindigkeit:: sehr hoch
      technologische Komplexität: gering
      Aufwand bei der monolithischen Systemintegration: kein
      Gegenwärtige Produktreife: sehr hoch

      DRAM
      Datenerhalt beim Abschalten: nein
      Notwendigkeit des Auffrischens im eingeschalteten Zustand (refresh): ja
      Wiederbeschreibbarkeit: ja
      erreichbare Dichte: sehr hoch
      erreichbare Schreibgeschwindigkeit: hoch
      erreichbare Lesegeschwindigkeit:: hoch
      technologische Komplexität: mäßig
      Aufwand bei der monolithischen Systemintegration: hoch
      Gegenwärtige Produktreife: sehr hoch

      FeRAM
      Datenerhalt beim Abschalten: ja
      Notwendigkeit des Auffrischens im eingeschalteten Zustand (refresh): nein
      Wiederbeschreibbarkeit: ja
      erreichbare Dichte: sehr hoch
      erreichbare Schreibgeschwindigkeit: hoch
      erreichbare Lesegeschwindigkeit:: hoch
      technologische Komplexität: mäßig
      Aufwand bei der monolithischen Systemintegration: mäßig
      Gegenwärtige Produktreife: mäßig

      MRAM
      Datenerhalt beim Abschalten: ja
      Notwendigkeit des Auffrischens im eingeschalteten Zustand (refresh): nein
      Wiederbeschreibbarkeit: ja
      erreichbare Dichte: sehr hoch
      erreichbare Schreibgeschwindigkeit: hoch
      erreichbare Lesegeschwindigkeit:: hoch
      technologische Komplexität: mäßig
      Aufwand bei der monolithischen Systemintegration: mäßig
      Gegenwärtige Produktreife: gering

      Speicherhierarchie

      Um die jeweiligen Vorteile der verschiedenen Speichertechnologien in einem System zu nutzen, werden parallel verschiedende Speicherfamilien eingesetzt. Üblicherweise spricht man von einer Speicherhierarchie, die sich auf die Zugriffsgeschwindigkeiten bezieht.

      DRAM / SRAM
      Das vielleicht prominenteste Beispiel eines hierarchischen Speicheraufbaus ist in jedem PC und mittlerweile in fast jedem System mit DRAM-basiertem Hauptspeicher zu finden. Um den Datenzugriff zu beschleunigen, wird vor den externen und langsamen DRAM-Hauptspeicher ein schneller und unter Umständen auf dem Chip untergebrachter SRAM-basierter Zwischenspeicher (Cache) angeordnet.

      SRAM / SRAM
      Um eine noch höhere Leistungssteigerung zu erreichen, werden auch die SRAM-basierten Zwischenspeicher mehrstufig aufgebaut. Dabei trägt man der Tatsache Rechnung, dass kleine SRAMs eine höhere Geschwindigkeit erreichen und vor allen Dingen auch monolithisch integriert werden können.

      Flash / SRAM
      Weniger bekannt ist vielleicht die Speicherhierarchie, die mittlerweile bei zahlreichen portablen Geräten Einsatz findet. Während bei solchen Geräten der Datenerhalt auch nach dem Batteriewechsel nur mit Hilfe nichtflüchtiger Speicher und damit heute meist unter Nutzung von Flash-Speichern erfolgt, wird die bereits oben erwähnte geringe Zugriffsgeschwindigkeit dahingehend ausgeglichen, dass der Dateninhalt beim Einschalten in einen schnellen SRAM-Arbeitsspeicher geladen wird, dort alle Zugriffe und Modifikationen während des eigentlichen Betriebs erfolgen und erst beim Ausschalten die Daten wieder in den nichtflüchtigen Flash-Speicher geschrieben werden. In der Folge machen sich neben den höheren Systemkosten vor allem die verlängerten Einschaltzeiten störend bemerkbar.

      Trends bei Speicher-Ics

      Höhere Integrationsdichten
      Im Zuge der massiven Fortschritte in der Prozesstechnik lassen sich durch immer höhere Integrationsdichten immer mehr Speicherzellen monolithisch integrieren. Dabei sind insbesondere zwei Aspekte von Bedeutung:

      - Bild 3 zeigt die Produktlebenszyklen verschiedener DRAM-Generationen. Der typische Abstand von einer Speichergeneration zur nächsten mit einer Vervierfachung der Speicherdichte beträgt bei DRAMs ungefähr drei Jahre. Damit erfüllen Speicher in vollem Maße das Moore’sche Gesetz.

      - Speicher und insbesondere DRAMs traten lange Zeit als Treiber der Halbleiter-Prozesstechnik auf, wovon in besonderem Maße die Lithographie profitierte. Diese Position haben die Speicher bereits seit einiger Zeit an Logikschaltungen abgetreten, und hierbei insbesondere an die Mikroprozessoren und seit einiger Zeit auch an die programmierbaren Logikbauelemente (PLDs). Einer zusätzlichen Verlangsamung wurde im Vergleich mit den anderen Halbleiterdisziplinen unter anderem auch in der Roadmap der SIA/ITRS Rechnung getragen, indem die mittelfristige Entwicklung der DRAM-Entwicklung um etwa ein Jahr verzögert wurde, während die Technologieentwicklung für Mikroprozessoren eine zusätzliche Beschleunigung um ein Jahr erfahren hat [34].

      Niedrigere Versorgungsspannungen
      Auch die Versorgungsspannung kann verringert werden. Dies ergibt sich zum einen aus der prozesstechnischen Notwendigkeit, um die Feldstärken bei den abnehmenden Dimensionen möglichst konstant zu halten, und zum anderen aus den Markterfordernissen. Insbesondere an die Speicherbausteine, die in batteriebetriebenen portablen Geräten Einsatz finden, werden hier die anspruchsvollsten Anforderungen gestellt.

      (Kaum) zunehmende Geschwindigkeit
      Bei der Skalierung der Speicherbauelemente ist jedoch mindestens ein signifikanter Unterschied zu den entsprechenden Auswirkungen bei digitalen Logikschaltkreisen zu beobachten. Während bei letzteren auch die Geschwindigkeit skaliert wird, bleibt das Geschwindigkeitsverhalten bei Speicherbausteinen einer Speichergeneration annähernd konstant. Dies liegt darin begründet, dass auch digitale Speicher in der Regel mit Hilfe von analogen Schaltkreisen beschrieben und ausgelesen werden, die sich nur in sehr viel geringerem Maße den Gesetzen der Skalierung unterwerfen. Folgerichtig konnte die Geschwindigkeit von Speicherbausteinen über die letzten Jahre kaum gesteigert werden. Welche verschiedenen architekturbezogenen Ansätze es gibt, um den Geschwindigkeitsunterschied zwischen digitalen Logik- und Speicherbausteinen auszugleichen oder zumindest nicht noch größer werden zu lassen, behandelt der später folgende Abschnitt „Geschwindigkeit".



      Bild 3: DRAMs weisen klassische Produktlebenszyklen auf. In der logarithmischen Darstellung erregen die marktpreis-begründeten Schwankungen weniger Aufsehen.

      Ablösung anderer Speichermedien

      Halbleiterspeicher ersetzen in zunehmendem Maße andere Speichermedien. Dies betrifft nicht nur die seit mehreren Jahren verfügbaren RAM-Disks, die mit großen DRAM-Bänken einen sehr schnellen Festplattenersatz ermöglichen, sondern in besonderem Maße den Einsatz von Flash-Speichern in portablen Consumer-Geräten. Flash-Cards, wie sie in Digitalkameras oder MP3-Spielern eingesetzt werden, sind typische Beispiele. Vorteilhaft erscheint vor allem die geringere Empfindlichkeit gegenüber Umwelteinflüssen, wie z.B. die höhere mechanische Belastbarkeit sowie die größere Resistenz gegenüber erhöhten Temperaturen.

      Zunehmende Spezialisierung
      Innerhalb der Speicherfamilien ist eine zunehmende Spezialisierung zu beobachten. Diese betrifft zum einen die Auswahl der verfügbaren Schnittstellen und Architekturen, die für die jeweiligen Anwendungen optimiert sind und in einigen Produktbeispielen in den folgenden Abschnitten vorgestellt werden. Hinzu kommt ein weiteres Selektionskriterium: Wurden Speicherbausteine lange Zeit nur nach Geschwindigkeitsklassen sortiert, so sind mittlerweile auch Low-Power-Bausteine sowie Bausteine für erweiterte Temperaturbereiche auf dem Markt verfügbar.
      Die gewachsene Auswahl an Schnittstellen führt auch dazu, dass für manche Produkte in der Zukunft unter Umständen mehrere Architekturen alternativ unterstützt werden. Gegenwärtig zeichnet sich ein solcher Trend bei den PC-Hauptspeichern ab [15].

      Geschwindigkeit

      Besonders kritisch bei der Auswahl des Speichers ist die Geschwindigkeit. Bei der Beschreibung der Speichergeschwindigkeit ist eine differenzierte Betrachtung unbedingt erforderlich, denn die im Gesamtsystem erreichbare effektive Zugriffsgeschwindigkeit ist sowohl abhängig von der Leistungsfähigkeit des Speicherbausteins als auch von der Zugriffscharakteristik des Systems auf die Daten
      Avatar
      schrieb am 03.08.02 18:50:23
      Beitrag Nr. 3 ()
      Geschwindigkeit

      Besonders kritisch bei der Auswahl des Speichers ist die Geschwindigkeit. Bei der Beschreibung der Speichergeschwindigkeit ist eine differenzierte Betrachtung unbedingt erforderlich, denn die im Gesamtsystem erreichbare effektive Zugriffsgeschwindigkeit ist sowohl abhängig von der Leistungsfähigkeit des Speicherbausteins als auch von der Zugriffscharakteristik des Systems auf die Daten im Speicher.
      Dabei setzt sich die Geschwindigkeit eines Speichers aus mehreren Bestandteilen zusammen. Zunächst sind Latenz- und Zykluszeit zu unterscheiden. Die Latenzzeit beschreibt die Wartezeit, die für den Zugriff auf ein erstes Datenwort benötigt wird. Die Zykluszeit hingegen beschreibt im
      Allgemeinen die Zeit, die zwischen dem Zugriff auf zwei Datenworte aufgewendet werden muss. Die Zykluszeit entspricht bei synchronen Speicherschnittstellen dann der vorgegebenen Taktfrequenz, wenn ein blockweiser Zugriff (burst) unterstützt wird, bei dem nicht erneut Adressen extern angelegt werden müssen. In diesen Fällen kann bei jedem Taktsignal ein neues Datenwort ausgelesen werden.
      Die Bedeutung dieser Unterscheidung wird bei der lange erwarteten Geschwindigkeitssteigerung bei den PC-Hauptspeichern deutlich. So musste der Wechsel von den mit 100 MHz getakteten DRAMs auf 133 MHz unter anderem mit einer Erhöhung der Latenzzyklen beim ersten Zugriff erkauft werden. Denn in den meisten Fällen steigt die Column-Address-Strobe-Latency (CAS-Latency oder CL) von CL2 bei PC100- auf CL3 bei PC133-SDRAMs.

      Erhöhung der Geschwindigkeit durch kleinere Zugriffseinheiten
      Ein Grund für die Leistungsengpässe bei DRAMs besteht in den notwendigen Refresh-Zyklen, während denen der Zugriff auf die jeweilige Bank gesperrt sein muss. Hier bietet MoSys eine als 1T-SRAM bezeichnete Architektur an [14], bei der es sich in Wirklichkeit um ein DRAM mit sehr vielen Bänken handelt (Multi-Bank DRAM). Durch die große Anzahl der Bänke sinkt die Wahrscheinlichkeit, dass gerade ein Zugriff auf ein Datum während eines Refresh-Zyklus erfolgt. Zusätzlich werden SRAM-Caches in den Bänken integriert (dazu später mehr).
      Aber auch die innere Struktur der Rambus-DRAMs (RDRAM) weist eine Architektur mit einer vergrößerten Anzahl von Bänken auf, um die internen Zugriffszeiten zu verkürzen.

      Erhöhung der Geschwindigkeit durch veränderte Speicherarchitektur
      Ein Vorschlag, um die großen Komplexitäten von DRAMs mit der höheren SRAM-Geschwindigkeit zu verbinden, ist in der Fast-Cycle-RAM-Architektur (FCRAM) zu sehen, die von Fujitsu vorgeschlagen wurde [8]. Dabei erlaubt eine veränderte Pipeline-Struktur Taktfrequenzen von 200 MHz in Verbindung mit DDR-I/O-Technik. Ziel ist die kostengünstige Substituierung von großen SRAMs durch FCRAMs. Auch aus diesem Grund wählte Fujitsu eine SRAM-kompatible Schnittstelle. Das 16-Mbit-FCRAM, das von Fujitsu Mitte diesen Jahres in den Markt eingeführt wurde, ist deutlich günstiger als zwei 8-Mbit-SRAMs, wie sie z.B. in Mobiltelefonen Einsatz finden [13]. Aber auch größere Speicherbausteine werden in zunehmendem Maße mit FCRAM-Schnittstelle angeboten, wobei gegenüber den Standard-Schnittstellen gegenwärtig noch deutliche Preisaufschläge einzukalkulieren sind [38].

      Verringerung der Latenzzeit durch Zwischenspeicher
      Wie bereits erwähnt, lässt sich in komplexen Systemen durch den Aufbau einer Speicherhierarchie die kombinierte Zielfunktion aus Kosten und Zugriffsgeschwindigkeit optimieren. Eine solche Optimierung kann aber auch bereits innerhalb des Speicherbauelements erreicht werden. Das vielleicht bekanntes-te Beispiel hierfür ist die Virtual-Channel-RAM-Architektur (VCRAM), die von NEC entwickelt [17] und mittlerweile von einigen anderen Herstellern übernommen wurde. Dabei werden den langsamen und großen DRAM-Seiten kleine und schnelle SRAM-Zwischen-speicher zur Seite gestellt, die den Zugriff auf die jeweils offenen Kanäle des Bauelements beschleunigen können.
      Ein weiteres Produkt, das DRAM-Bausteine durch monolithisch integrierte SRAM-Caches beschleunigt, ist das bereits erwähnte 1T-SRAM der Firma MoSys [14].

      Erhöhung der Geschwindigkeit durch verbesserte Schnittstellen

      DDR-I und DDR-II
      SDRAMs mit doppelter Schnittstellengeschwindigkeit (Double Data Rate – DDR) erfreuen sich großer Popularität. Hierfür sind unter anderem auch der Schlagabtausch der Prozessorgigan-ten AMD und Intel sowie die Turbulenzen um die Rambus-Einführung bei Intel verantwortlich.
      Darüber hinaus wird eine Weiterentwicklung der DDR-SDRAMs diskutiert, die mindestens eine Bandbreite von 400 Mbit pro Sekunde und Pin liefern soll [40]. Diese vorläufig als DDR-II bezeichneten Speicherbausteine sind unmittelbare Konkurrenz zu den Direct-Rambus-DRAMs.

      1,6-GHz-Rambus
      Ungeachtet der Schwierigkeiten im Zusammenhang mit der Markteinführung der 800-MHz-Direct-Rambus-Technik hat das Unternehmen angekündigt, die nächste Generation auf Taktfrequenzen von 1,6 GHz zu beschleunigen [6]. Dies soll unter anderem durch die Verwendung von mehrwertigen Ausgängen ermöglicht werden (Quad Rambus Signaling Level).

      QDR-SRAMs
      Einen besonderen Tribut an die gewachsene und weiter wachsende Bedeutung von Telekommunikationsanwen-dungen für den Speichermarkt zollt das Quad-Data-Rate-SRAM (QDR-SRAM), das gemeinsam von Cypress, IDT und Micron entwickelt wurde [2]. Stattet man ein SRAM mit zwei Ports statt mit einem aus und verdoppelt die Geschwindigkeit der Schnittstellen mit Hilfe der Double-Data-Rate-(DDR)-Technik, dann lässt sich damit im Idealfall eine vierfache Systemgeschwindigkeit erzielen.

      Prozessverträglichkeit bestimmt die Systemintegration

      Im Zuge der immens gestiegenen Integrationsmöglichkeiten der modernen Prozesstechnik gewinnt die Integration auch großer Speicherblöcke eine zunehmende Bedeutung. Dabei muss allerdings die Verträglichkeit der jeweiligen Speichertechnologie mit der jeweils zu Grunde liegenden Prozesstechnik zur Realisierung der digitalen Schaltungslogik berücksichtigt werden. Besondere Bedeutung besitzt dabei die Fragestellung, inwieweit die Integration des Speichers die Eigenschaften der Transistoren verändert, die zur Realisierung der digitalen Schaltungslogik eingesetzt werden. Eine solche Veränderung kann sich sowohl durch nachfolgende Implantationen als auch durch die Temperaturzyklen ergeben, die für Oxidations- und Diffusionsschritte benötigt werden. Hinzu kommt der zusätzliche Aufwand, der für die jeweilige monolithische Integration benötigt wird und der auf die gesamte benötigte Chipfläche berechnet werden muss [33]. Bei der monolithischen Integration lassen sich folgende generelle Beobachtungen machten:

      - Kleine, schnelle und flüchtige Speicher werden grundsätzlich als SRAM-Speicher realisiert.

      - Die Diskussion um die Integration größerer Speicherblöcke im Megabit-Bereich bei moderaten Geschwindigkeitsanforderungen hingegen wird kontrovers geführt. Während einige Hersteller, wie z.B. IBM oder Toshiba, den Einsatz von Embedded DRAM propagieren, halten andere Marktteilnehmer diese Realisierung für zu kostenintensiv [39].

      - Die Integration von nichtflüchtigen Speichern hat sich bislang vor allem bei Mikrocontrollern durchsetzen können. Die Notwendigkeit des Einsatzes in kundenspezifischen Schaltungen wird vielfach diskutiert. Einige Hersteller, wie z.B. Seiko-Epson oder Atmel, bieten jedoch Flash-Speicher-Technik auch für ASICs an [35].

      Zukunft weist in Richtung FeRAM und MRAM

      Das Bild 1 zeigt neben den bereits verfügbaren Speicherfamilien auch zwei Speichertechnologien, die für zukünftige Anwendungen interessante Vorteile bieten können und durch die Verbindung verschiedener zentraler Vorteile die bisherige Vielfalt der Speichertechnologie beenden könnten. Denn FeRAM- und MRAM-Speicher erreichen als potentiell „eierlegende Wollmilchsäue" die Geschwindigkeit von SRAMs, die Dichte von DRAMs bei nichtflüchtigem Verhalten der Flash-Speicher.
      Von zentraler Bedeutung für das Verlassen des Nischenstatus sind neben dem Erreichen wettbewerbsfähiger Spezifikationen im Sinne der in Tabelle 1 aufgelisteten Eigenschaften die kostengünstige Aufnahme der Serienfertigung sowie die Möglichkeit der monolithischen Systemintegration.

      Ferroelektrische RAMs
      Ferroelektrische RAMs weisen prinzipiell den gleichen Grundaufbau wie ein DRAM auf, in dem ein Speicherkondensator über einen Schalttransistor beschrieben bzw. ausgelesen werden kann. Dabei wird die Ladespannung dieses Speicherkondensators mit der Spannung an einem Referenzkondensator verglichen, um den jeweiligen Informationsgehalt zu bestimmen. Der maßgebliche Unterschied zu einem herkömmlichen DRAM besteht aber darin, dass das Dielektrikum des Speicherkondensators beim FeRAM ferroelektrische Eigenschaften aufweist. Unter dem ferroelektrischen Effekt versteht man die als remanente Polarisation bezeichnete Fähigkeit eines Materials, eine elektrische Polarisation zu speichern, ohne dass ein externes elektrisches Feld anliegt [24].
      In der Praxis werden hierzu die in den fünfziger Jahren entdeckten „Perovskit-Kristalle" eingesetzt, wie sie in Bild 4 gezeigt sind. Besondere Verbreitung besitzt dabei Blei-Zirkonium-Titanat (PZT). Es finden aber auch andere Materialien Anwendung, wie Strontium-Wismut-Tantal (SBT) [16], Wismut-Lanthium-Titan (BLT) [25] und das 1992 von Symetrix vorgestellte Y-1 [22]. Allen diesen Materialien ist ein mobiles Atom im Zentrum des Kristalls gemeinsam, das zwei stabile Zustände besitzt. Das Umschalten zwischen diesen beiden Zuständen erfolgt durch das Anlegen eines elektrischen Feldes in weniger als 100 ns und entspricht dem Schreiben einer Information. Für das Auslesen wird ebenfalls ein elektrisches Feld an den Kondensator angelegt. Wird durch dieses Feld der Zustand des mobilen Atoms verändert, so ist die Ladung, die von dem Kondensator abgenommen wird, größer als in dem Fall, wenn sich das mobile Atom bereits im „richtigen" Zustand befindet. Dabei ist zu beachten, dass es sich um einen zerstörenden Lesezugriff handelt, nach dem der ursprüngliche Zustand durch einen Schreibvorgang wieder hergestellt werden muss.



      Bild 4: Ferroelektrischer Perovskit-Kristall: In der Mitte des Kristalls befindet sich ein Atom, das zwei stabile Zustände besitzt und durch ein elektrisches Feld „umgeschaltet" werden kann.

      Drei wichtige Vorteile lassen sich gegenüber den bisher verfügbaren nichtflüchtigen Speichern anführen:

      - Der Schreibvorgang benötigt keine Spannung, die das Niveau der Versorgungsspannung übersteigt. Somit ist auch keine Ladungspumpe für die Programmierung der Speicherzellen erforderlich.
      - Der Schreibvorgang erfolgt in sehr viel kürzerer Zeit.
      - Der Schreibvorgang bringt keine prinzipielle Materialbelastung mit sich, wie sie bei der Nutzung des Tunneleffekts in herkömmlichen nichtflüchtigen Speichern auftritt. Somit lässt sich eine sehr hohe Anzahl von Schreib- und Lesezyklen erwarten.

      Auch wenn der Markt für ferroelektrische RAMs in diesem Jahr mit einem Volumen von 30 Mio. Dollar noch sehr überschaubar ist [12], wird ihm doch mit 15 Mrd. Dollar in 2005 eine blühende Zukunft vorausgesagt [37]. Andere Quellen prognostizieren bereits 4 Mrd. im nächsten und 11 Mrd. Dollar im übernächsten Jahr, wenn auch die ferroelektrischen RAMs zunächst in Smart-Cards und in Mikrocontrollern eingeschlossen werden dürften [16]. Deswegen beschäftigen sich praktisch alle Halbleiterhersteller in der einen oder anderen Weise mit ihrer Entwicklung:

      - Ein zentraler Anbieter ist die bereits 1984 in Colorado zur Entwicklung von ferroelektrischen Speicherbausteinen gegründete Ramtron International Corporation [18], die sich den Markennamen „FRAM" hat registrieren lassen. Entsprechend bezeichnen die Unternehmen, die kein Lizenzabkommen mit Ramtron geschlossen haben, ihre Produkte meist als FeRAM. Seit 1993 bietet Ramtron FRAM-Produkte aus der Serienproduktion an. Dabei betrug die Komplexität zunächst 4 Kbit, seit 1996 16 Kbit und seit dem vergangenen Jahr 64 und 256 Kbit. Der 4-Kbit-Speicher wurde unter anderem in einer Spielkonsole von Sega eingesetzt, um die jeweiligen Parameter von den vergangenen Spielen beim erneuten Start zur Verfügung zu haben [11]. Ramtron hat auch zahlreiche Lizenzabkommen mit anderen Halbleiterherstellern abgeschlossen, unter anderem 1992 mit Hitachi, 1993 mit Rohm, 1995 mit Toshiba, 1996 mit Fujitsu und 1997 mit Samsung und STMicroelectronics [11].

      - Der japanische Chiphersteller Rohm produziert und vertreibt bereits seit 1996 FRAMs [19]. Ebenfalls seit 1996 stellt Rohm einen Chip mit integriertem FRAM für die Kennzeichnung von Luftgepäck her.

      - Samsung trat Mitte vergangenen Jahres mit der Veröffentlichung eines 4-Mbit-FRAMs unter Nutzung einer 1T-1C-Speicherzelle (Bild 5) und einer Zugriffszeit von 75 ns bei 3,3 V hervor [37].

      - Toshiba hat im vergangenen Jahr auf der ISSCC einen 16-Kbit-FRAM-Prototypen mit einer weiterentwickelten Architektur zur Kopplung von Transistoren und Kondensatoren vorgestellt, der Zugriffszeiten von 37 ns und Zykluszeiten von 80 ns bei 3,3 V erlaubt [4].

      - Matsushita verwendet bereits seit mehreren Jahren ferroelektrische RAMs in ihren Smart-Cards [22].

      - Das belgische Halbleiterforschungsinstitut IMEC hat bereits erfolgreich FeRAM-Zellen in einen 0,5-mm-Prozess integriert und arbeitet nun gemeinsam mit STMicroelectronics an der Integration in einen 0,35-mm-Prozess [16].

      - NEC hat bereits 1998 auf der CICC eine FeRAM-Zelle vorgestellt, die in einen 0,8-mm-CMOS-Prozess integriert werden kann und für die Anwendung in Smart-Cards ausgelegt ist [1].

      - Aktuelle Entwicklungen von Fujitsu sollen noch in diesem Jahr Komplexitäten von 1 Mbit unter Nutzung eines 0,5-mm-Prozesses erreichen [7]. In der nächsten 0,35-mm-Prozessgeneration sollen dann 2- und 4-Mbit-Bausteine produziert werden.


      Bild 5: Die 1T-1C-Zelle benötigt zwar weniger Platz auf dem Chip, aber dafür eine globale Referenz.

      Maßgebliche Anwendungsbereiche liegen im Bereich von Smart-Cards, bei denen sich die im Vergleich mit Flash-EEPROMs höheren Schreibgeschwindigkeiten und eine größere Unempfindlichkeit gegenüber Umwelteinflüssen positiv auswirken sollen. Ferroelektrische RAMs können in diesem Sinne auch als Konkurrenz zu den batteriegepufferten SRAMs angesehen werden.

      Die wichtigsten Aufgaben, die in den Entwicklungsabteilungen bis zur Serienreife noch bearbeitet werden müssen, sind vor allem:

      - die Erhöhung der Packungsdichte durch die Skalierung auf moderne Prozesse,

      - die Verbesserung der Ausbeute insbesondere durch eine höhere Reproduzierbarkeit der ferroelektrischen Dielektrika,

      - die weitere Optimierung bei der Verwendung eines globalen Referenzsignals, um die lange Zeit – wegen des einfacheren Aufbaus und der damit verbundenen besseren Ausbeute – verwendete 2T-2C-Zelle (Bild 6) endgültig und zuverlässig zu verabschieden,

      - die Erhöhung der Reprogrammierbarkeit auf mehr als die gegenwärtig erreichbaren 1012 Lese-/Schreibzyklen sowie die Verringerung der Versorgungsspannung bis mindestens in den Bereich von 1,8 V, um für mobile Anwendungen unmittelbar einsetzbar zu sein.



      Bild 6: Eine 2T-2C-Zelle besitzt einen Referenzkondensator pro Zelle, den man gerne eliminieren würde.

      MRAM – „Back to the Roots"

      In gewisser Weise stellen die am weitesten in die Zukunft reichenden Speicherentwicklungen die direkteste Verbindung zu den Anfängen der Speichertechnik in den sechziger Jahren dar, in denen Magnetkernspeicher als Hauptspeicher der damaligen Rechenungetüme eingesetzt wurden. Bis in die achtziger Jahre hinein wurden Magnetblasenspeicher in großem Maßstab verwendet [29]. Der Weg der Halbleiterspeicher war also lange Zeit nicht so eben, wie es aus dem heutigen Rückblick erscheinen mag. Magnetische Speicher, die meist als MRAMs oder MAGRAMs bezeichnet werden, nutzen ebenso wie die frühen Magnetspeicher den ferromagnetischen Effekt, der eine Hysterese zwischen magnetischer Feldstärke H und magnetischer Induktivität B des ferromagnetischen Materials beschreibt. Die Nutzung dieses Effekts für Halbleiterspeicher erscheint um so bemerkenswerter, als monolithisch integrierte Induktivitäten und magnetische Kopplung lange Zeit im Bereich der Nischenanwendungen mit geringer Leistungfähigkeit angesiedelt werden mussten. Besonders interessant wird die Integration von ferromagnetischen Materialien bei den sehr kleinen Dimensionen moderner Halbleiterprozesse. Wenn die Dimensionen ausreichend klein werden, können einzelne magnetische Bereiche („Weiß’sche Bezirke") hergestellt werden, was einen sehr hohen Wirkungsgrad erlaubt.
      Die Programmierung der Speicherzellen erfolgt dabei grundsätzlich durch einen Stromimpuls, der parallel zu einem ferromagnetischen Material geführt wird und dieses je nach Stromrichtung in die eine oder andere Richtung
      „auflädt", indem das ferromagnetische Material ummagnetisiert wird.

      · Hybride Strukturen

      Beim geschichteten Aufbau von ferromagnetischen und Halbleitermaterialien (Bild 7) wird für die Auswertung einer Speicherzelle der Effekt genutzt, dass am Ende eines Magneten eine signifikante vertikale Komponente vorliegt. Fließt durch einen unter dem Magneten angeordneten dotierten Halbleiter ein Strom, so werden die Ladungsträger durch den so genannten Hall-Effekt lateral abgelenkt. Es tritt eine Hall-Spannung auf, die sich seitlich abgegreifen lässt. Im Grunde genommen handelt es sich dabei um einen kleinen Hall-Sensor, wie er auch in integrierten Systemen schon seit Jahren verfügbar ist. Neu ist die Integration des ferromagnetischen Materials, die viele prozesstechnische Herausforderungen mit sich bringt [21].



      Bild 7: Aufbau einer MRAM-Zelle: Die Ausleseschaltung wertet das vertikale Magnetfeld am Austritt des ferromagnetischen Materials durch einen Hall-Sensor aus.

      · Magnetische Tunnelbarrieren (MTJ)

      Bei einer alternativen Realisierung mit Hilfe von magnetischen Tunnelbarrieren (Magnetic Tunnel Junction – MTJ) wird ein Schichtaufbau von zwei dünnen ferromagnetischen Filmschichten realisiert, die durch eine sehr dünne dielektrische Tunnelbarriere voneinander getrennt sind. Das Auslesen der Zelle basiert auf der Tatsache, dass der Widerstand der Tunnelbarriere geringer ist, wenn die beiden ferromagnetischen Schichten parallel magnetisiert sind, als wenn die beiden Schichten antiparallel magnetisiert sind. Der relative Unterschied beträgt typischerweise etwa 12 % [21], es wurden aber auch bereits 29 % bei schwachen Magnetfeldern erzielt [27]. Man bezeichnet diese Abhängigkeit des ohmschen Widerstands vom anliegenden Magnetfeld als Magnetoresistanz. Dieser Ansatz wird auch als Tunneling Magnetic Resistance (TMR) bezeichnet, wobei eine Vielzahl von unterschiedlichen Realisierungen existiert.
      IBM hat auf Basis der MTJ-Technologie Demonstratoren vorgestellt [27]. Motorola setzte MTJ-Strukturen bei den Beispielschaltungen ein, die in diesem Jahr vorgestellt wurden [23]. Dabei wurden auf der Grundlage eines 0,6-mm-Prozesses Zugriffszeiten von unter 14 ns und Zykluszeiten von unter 24 ns erreicht. Die MTJs konnten oberhalb der Transistoren angeordnet werden, um eine möglichst geringe Zellgröße zu erzielen.

      · Hohe Magnetoresistanz (GMR)

      Eine alternative Realisierung unter Nutzung der Gigantic Magnetoresistance (GMR) basiert ebenfalls auf der Magnetoresistanz. Der Grundaufbau ähnelt dem MTJ-Schichtaufbau mit dem Unterschied, dass bei GMR die ferromagnetischen Filmschichten durch eine nicht-ferromagnetische, aber leitende Schicht voneinander getrennt sind. Sind die Dimensionen dieses Schicht-aufbaus ausreichend klein, so treten auf Quantenebene Wechselwirkun-gen zwischen den ferromagnetischen Schichten auf. Dabei oszilliert diese magnetische Kopplung zwischen ferromagnetischer und antiferromagnetischer Kopplung in Abhängigkeit von der Dicke und vom Zustand des d-Bands der nicht-ferromagnetischen Schicht. Der eigentliche Effekt besteht aber darin, dass an den Übergängen von den ferromagnetischen zu den nicht-ferromagnetischen Schichten spin-abhängige Veränderungen des Leitungsbandes auftreten, die zu einer Veränderung des ohmschen Widerstands des Schichtaufbaus führen und diese Veränderung abhängig ist von der magnetischen Voreinstellung der einzelnen Schichten [26]. So ist bei einem einfachen dreischichtigen Aufbau der Widerstand bei paralleler Magnetisierung der beiden ferromagnetischen Schichten um sechs bis acht Prozent kleiner als bei einer antiparallelen Magnetisierung [21]. Werden mehrere Schichten übereinander angeordnet, dann verstärkt sich der Effekt, und es sind bei Raumtemperatur Widerstandsveränderungen in der Größenordnung von 100 % beobachtbar [26]. Dabei wird meist der laterale Widerstand ausgewertet [27].
      Der GMR-Effekt findet bereits millionenfach Anwendung bei Leseköpfen von modernen Festplattenlauf-werken [26]. In einem einfachen Aufbau wird der GMR-Effekt aber auch bereits in serienmäßig gefertigten MRAMs von Honeywell für strahlungsunabhängige (rad-hard) 16-Kbit-Speicher eingesetzt. Weitere Testschaltungen unter Nutzung des GMR-Effekts liegen von Motorola und Honeywell (Bild 8) vor [21]. Es wird aber vielfach bezweifelt, dass sich GMR-basierte MRAMs im kommerziellen Bereich durchsetzen können [5].



      Bild 8: Prototyp eines 1-Mbit-MRAM, das bei der Honeywell Corp. für die Serienfertigung ab dem Jahr 2001 entwickelt wird. Die Funktionsweise basiert auf dem GMR-Effekt.

      · Pseudo-Spin-„Ventile" (PSV)

      Ausgehend von den Realisierungen, die in den achtziger Jahren bei Honeywell durchgeführt wurden, hat der Spin-Off Non-Volatile Electronics Inc. [10] weitere Entwicklungen vorangetrieben. Dazu zählen unter anderem auch Pseudo-Spin-„Ventile" (Pseudo Spin Valve – PSV) [10], die ebenfalls auf der Magnetoresistanz beruhen. Es werden zwei ferromagnetische Schichten übereinander angeordnet, wobei sich die Hysteresekurven der beiden Schichten bezüglich der Magnetisierungsfeldstärke unterscheiden. Eine solche Einstellung kann im Nanometerbereich leicht durch eine unterschiedliche Dicke der Materialien erreicht werden, da dünnere Schichten bereits bei geringeren magnetischen Feldstärken ummagnetisiert werden als dickere Schichten. Es lässt sich dabei mit Hilfe eines Stroms durch die dünnere Filmschicht der Zustand der dickeren Filmschicht auswerten.

      · Weitere Entwicklungen

      Bevor MRAMs in großem Maßstab auf den Markt gelangen können, müssen noch zahlreiche Hürden überwunden werden. Hierzu zählen neben der Reproduzierbarkeit der Zellen in der Serienfertigung auch die Verringerung der benötigten Ströme zur Programmierung der Zellen und die weitergehende Miniaturisierung der Zellaufbauten bei einer weiteren Abnahme der Widerstandswerte der Schichtaufbauten.
      Mittlerweile beschäftigen sich weltweit fast alle führenden Halbleiterhersteller nicht nur mit ferroelektrischen RAMs, sondern auch mit MRAMs. In Japan zählen unter anderem Fujitsu, Hitachi, Matsushita, NEC und Toshiba zu den Aktivisten [5]. In Europa sind Philips, Infineon [5] und auch das belgische IMEC aktiv [9]. In den USA existiert bereits seit 1994 ein DARPA-Programm zusammen mit Honeywell, IBM und Motorola, wobei neuerdings auch Hewlett-Packard auf den Zug aufgesprungen ist [5]. (gs, Elektronik)

      Literatur

      http://www.eet.com.
      [5] Cataldo, A.: Japanese Play Catch-Up On Magnetic RAM Chips. EE Times 3.5.99, http://www.eet.com.
      [6] Cataldo, A.: Intel, five memory vendors ally on new DRAM direction. EE Times 17.1.00, http://www.eet.com.
      [7] Cataldo, A.: Fujitsu sets production sked for 1-Mbit FRAM. EE Times 28.3.00, http://www.eet.com.
      [8] Christ, M.: Auffrischung im Verborgenen. Elektronik 2000, H. 13, S. 92ff.
      [9] Clarke, P.: Non-volatile RAM designed with magnetic spin valves. EE Times, 15.7.1998, http://www.eet.com.
      [10] Daughton, J.: Magnetoresistive Random Access Memory (MRAM). 4.2.00, http://www.nve.com.
      [11] Dipert, B.: FRAM: ready to ditch niche? EDN Access, 10.4.97, http://www.ednmag.com.
      [12] EBN Staff: Ramtron achieves ,production-worthy’ FRAM. Electronic Buyers’ News, http://www.edtn.com.
      [13] Gain, B.: Fujitsu intros 16-Mbit FCRAM for mobile phones. Electronic Buyers’ News, http://www.edtn.com.
      [14] Glaskowsky, P.N.: MoSys Explains 1T-SRAM Technology. Microprocessor Report, Vol. 13, No. 12, 1999; http://www.mosysinc.com/tech1ts/mpr01.pdf.
      [15] Harbert, T.: Memory, the Rambus way. Electronic Business 2.9.2000, http://www.eb-mag.com.
      [16] Heller, H.: FeRAM in 0,35-mm-CMOS-Technik. Markt & Technik 1999, H. 45, S. 1ff.
      [17] http://www.ic.nec.co.jp/memory/vcmemory/english/index.html
      [18] http://www.ramtron.com
      [19] http://www.rohm.com/products/news/08mem/fram64256.html
      [20] Hu, C. (Editor): Nonvolatile Semiconductor Memories: Technologies, Design, and Applications. IEEE Press Selected Reprint Series, 1991, ISBN 0879422696.
      [21] Johnson, M.: Magnetoelectronic memories last and last ... IEEE Spectrum February 2000, Vol. 37, No. 2.
      [22] Matsumoto, C.; Hada, Y.: Ferroelectric RAMs finally head for volume production. EE Times, 10.3.98, http://www.edtn.com
      [23] Motorola Demonstrates Revolutionary Memory Technology. http://www.mot-sps.com/news_center/press_releases/PR000510A.…
      [24] FRAM Technology Backgrounder – An updated overview of FRAM Technology. Ramtron International Corporation, 20. Januar 1999, verfügbar unter [18].
      [25] Park, Y.: Researchers develop new FeRAM material. EE Times, 20.10.99, http://www.edtn.com
      [26] Perkin, S.: Giant Magnetoresistance in Magnetic Multilayers. IBM Research, http://www.almaden.ibm.com/st/projects/magneto/giantmr
      [27] Perkin, S.: Magnetic Tunnel Junctions. IBM Research, http://www.almaden.ibm.com/st/projects/magneto/mtj.
      [28] Perkin, S.: MagRAM. IBM Research, http://www.almaden.ibm.com/st/projects/magneto/mram
      [29] Prince, B.: Semiconductor Memories – A Handbook of Design, Manufacture and Application. John Wiley & Sons, 2nd Edi-tion, Reprint 1997, ISBN 0-471-92465-2.
      [30] Prince, B.: High Performance Memories: New Architecture DRAMs and SRAMs – Evolution and Function. John Wiley & Sons, 1999, ISBN 0-471-98610-0.
      [31] Robertson, J.: Advanced DRAM alliance works on specs for release later this year. Semiconductor Business News, 7.3.2000, http://www.edtn.com
      [32] Sharma, A.K.: Semiconducting Memories: Technology, Testing and Reliability. IEEE Press, New York, 1997.
      [33] Sikora, A.: Modular Process Technologies for Efficient System Level Integration. International Workshop on IP Based Synthesis and System Design, Grenoble 1998, S. 69ff.
      [34] Sikora, A.: Niemand weiß, was kommen kann. Elektronik 2000, H. 7, S. 88ff.
      [35] Sikora, A.: Nichtflüchtige Speicher auf dem Vormarsch – Embedded Flash verstärkt auch für ASICs. Markt & Technik 2000, H. 13, S. 36.
      [36] Wintermayr, P.: Grundstein für Flash-Fabrik gelegt. Markt & Technik 2000, H. 31, S. 3.
      [37] Samsung Electronics Develops 4 Mb FRAM. 22. 07.1999, http://samsungelectronics.com/news/global/ns_262_en.html.
      [38] SBN Staff: Toshiba launches 256-Mbit DRAMs covering DDR, Rambus, FCRAM formats. Semiconductor Business News, 18.7.2000, http://www.edtn.com.
      [39] Stroh, I.: Bei den Speichern scheiden sich die Geister. Markt & Technik 2000, H. 30, S. 36ff.
      [40] Wade, W.; Merritt, R.: DDR-II fuels fire of DRAM debate. EE Times, 28.1.2000, http://www.edtn.com.


      QUELLE: http://www.elektroniknet.de/fachthemen/bauelemente/2001/be01… ff.
      --------------------------------------------
      [Cover Story] US Makers Ready MRAM for Post-DRAM Era

      The development of non-volatile memory devices to succeed DRAM has progressed to include FeRAM, MRAM and phase-change memory. Of these devices, IBM has announced that it will commercialize MRAM, using tunneling magnetoresistive (TMR) devices, in 2004, beginning with a 256-Mbit product.

      The development of the next generation of non-volatile random access memory (NVRAM), which is planned to eventually replace existing dynamic random access memory (DRAM), is picking up speed (Fig 1).



      Majors Join in NVRAM

      In December 2000, IBM Corp announced a cooperative development plan with Infineon Technologies AG of Germany to "accelerate the transfer of magnetic random access memory (MRAM) technology from lab to fab," according to IBM Fellow & vice president, Technology and Emerging Products, Bijan Davari. IBM Fellow, Almaden Research Center, Stuart S P Parkin said, "We will begin manufacture of 256-Mbit MRAM products in 2004."

      Motorola Inc is working furiously to catch up with IBM in MRAM development. Saied Tehrani, MRAM project manager, Physical Sciences Research Laboratories, Motorola Labs, expressed confidence that his firm will at least match IBM. He said, "The product will probably appear in 2004. Experimental data has been more than promising."

      Infineon Technologies, a major player in the memory industry, and which has been unusually quiet recently, suddenly announced the tie-up with IBM for MRAM development in December 2000, followed within a few days by a similar tie-up with Toshiba Corp for ferroelectric memory (FeRAM). Toshiba and Infineon hope to jointly produce a 32-Mbit FeRAM product by the end of 2002 for use in cell phones.

      Samsung Electronics Co, Ltd is not only working hard to improve the capacity and cost of FeRAM, but has also launched R&D efforts into MRAM devices.

      Intel Corp is pioneering its own path. While it has yet to make any announcements, the firm seems to be developing a phase-change non-volatile memory based on the phase-change recording films used in optical disks. Their goal is to offer lead-compatibility with flash electrically-erasable programmable read-only memory (EEPROM).

      While the types of memory being developed are different, the ultimate goal is identical. As Infineon put it, "We aim to be the first to volume-produce non-volatile memory offering capacity, cost and speed on a par with DRAM."

      The Limits of DRAM

      Why are manufacturers so interested in non-volatile memory now? The major reason is that it is becoming difficult to volume-produce DRAM capacitors. This is because while transistors can be made increasingly small, capacitors must assure a fixed capacitance. While the area of the devices could have been minimized through the use of various three-dimensional (3D) shapes, there are limits (Fig 2). Capacitor aspect ratio (height to width) continues to rise, and is close to reaching the limit.



      One DRAM technology development manager at Fujitsu, Ltd explained, "When the aspect ratio exceeds the range from about five to eight, fabrication becomes much more difficult and yield drops off sharply." If existing capacitor dielectric film materials are used, then this "limiting aspect ratio" will be reached in the 0.13micron process chips, slated to enter volume production in 2001. And many in the industry figure that means it`s time to switch to NVRAM without clinging to DRAM.

      There is also a variety of requirements from the integrated circuit (IC) user side.

      "Instant-On" with NVRAM

      Once low-cost, high-speed NVRAM memory is available, it will first be utilized to replace existing NVRAM devices, such as in cellular telephones and memory cards. After that, it will gradually spread into non-mobile equipment.

      In the cellular phone sector, the major issue is the write speed of flash EEPROM. It takes over 15 minutes to write a control program into a single cell phone, posing a major obstacle to productivity, claimed a source at major cell phone manufacturer Fujitsu Ltd.

      Personal computer (PC) manufacturers are also eager to get their hands on the next generation of NVRAM devices. If main memory were to use NVRAM, the computer could be used instantly after it was turned on. "If NVRAM memory becomes available with the cost and performance of DRAM, it would assure us of a major market," said Kaoru Tosaka, senior vice president and member of the Board of NEC Solutions, NEC Corp. "As the PC user group continues to expand, there is the increasing complaint that it can`t be used instantly, unlike the television. There are some OS-related problems with instant-on PCs, but we believe they can be resolved, and that the development of NVRAM memory is absolutely essential." In existing PCs, it takes several minutes to transfer boot data from the hard disk drive (HDD) to DRAM after the power is turned on.

      If NVRAM memory is used in place of DRAM, it would at least be possible to use a number of applications immediately after boot-up. If large amounts of NVRAM memory were available, all applications might be available immediately.

      Feram Production

      All types of non-volatile memory, including MRAM, FeRAM and phase-change memory, use structures similar to those replacing DRAM capacitors with other elements (Table 1), which is in fact close to the structure of existing semiconductor memory. It is hardly a tricky design. FeRAM, for example, merely replaces the dielectric material used in DRAM capacitors with a ferroelectric material, while MRAM uses the tunneling magnetoresistive (TMR) devices now being considered for use in next-generation HDD heads to replace capacitors, and phase-change memory uses the phase-change layer in an optical disk instead.



      Of these three, FeRAM is in the lead when it comes to products. While capacity is still only in the several Kbit-class, volume production is already underway at about two million chips a month. These products, however, suffer from the same problem as conventional DRAM: it is difficult to fabricate small capacitors. Furthermore, it is also difficult to form the ferroelectric layer, raising technical barriers to achieving large capacity and low cost, which may be greater than those facing DRAM. The largest capacity of the devices is an 8-Mbit product to be commercialized in 2001.

      Most people in the industry think it will be easier to boost the capacity of MRAM than FeRAM. The TMR devices, which provide DRAM-equivalent speed and actually store the data, are smaller than transistors, raising the possibility that memory cells might become smaller than DRAM cells. The 256-Mbit chip, expected to appear in 2004, will be aimed at replacing flash EEPROM and DRAM applications (Fig 3).



      According to Ovonyx, Inc of the US, phase-change memory has a key sales advantage because "it will offer the same performance as FeRAM or MRAM with fewer masks." A phase-change film is used in the storage device, recording "1" or "0" data by making a portion of the film amorphous or crystalline. The different resistance between the two states is used to read data.(see box story "Phase-Change Memory Uses Optical Disks")



      Ovonyx entered into a technical tie-up with Intel in February 2000 for phase-change memory, followed by a joint development agreement with Italian-French firm ST Microelectronics NV in December of the same year.

      Peter Rickert, P E, director of ASP Platform Management and TI Fellow, Application Specific Products at Texas Instruments Inc (TI), which is engaged in R&D of FeRAM, said: "We`re not irrevocably tied to FeRAM; the
      risks are just too great. We are looking for an NVRAM to be a major in the next five years. FeRAM uses a destructive read, so that data is rewritten each time it is read. As a result, we have doubts about how many rewrite cycles it can withstand." There are also prospective questions about how small capacitors can be made.

      Because of these considerations, Infineon believes that it is safest to develop FeRAM and MRAM in parallel. The German firm feels that FeRAM and MRAM devices will coexist in the future. As Peter Bauer, executive vice president of sales and marketing at the firm, explained, "FeRAM is ideal for use in cell phones because of its minimal power consumption. MRAM, on the other hand, is good for all types of equipment demanding large-capacity memory." He also said, "We feel this is the time for strategic investment into technologies which will pay off in a decade or two."

      Potential Recognized

      At the IEEE International Solid-State Circuits Conference (ISSCC), held in February this year, Motorola announced a 256-Kbit MRAM. This is the largest capacity of a prototype chip aimed at the consumer electronics market, and offers a short 35ns read/write time comparable with DRAM (Fig 4). The firm had announced a 512-bit MRAM at the ISSCC one year earlier, but it consisted of only the memory and basic drive circuits. The new 256-Kbit chip integrates a clock generator, write current supply, controller and other peripheral circuits needed for operation.



      At ISSCC 2000, IBM presented a paper on a 1-Kbit MRAM with all peripheral circuits. The prototype chip had a read time of 3ns, and a write time of 10ns, or about the same rapid speed as static RAM (SRAM).

      These announcements mark the transition from the lab to the ramp-up sequence for both firms, and at the same time demonstrate to other firms in the industry the apparent hidden potential of MRAM. In reaction, it seems, NEC and Samsung Electronics both launched full-scale MRAM R&D efforts. At present, however, IBM and Motorola are clearly more committed.

      Low Yield Concerns

      Technology development engineers at Japanese semiconductor firms are a bit more critical: "Ferroelectric memory came on actively in the prototype stage, too, but it took a long time to begin volume production. The key issue is whether or not MRAM can be produced with a reasonable yield."

      When new materials are used in semiconductor production, improving yield is always a major hurdle, and manufacturing the TMR element in MRAM is said to be especially difficult. "Compared to the semiconductor memory devices we`re used to, like capacitors and metal-oxidesemiconductor field-effect transistors (MOSFET), variation in characteristics due to shape variation is much larger," said Masao Fukuma, general manager of the Silicon Systems Research Laboratories, Systems Devices and Fundamental Research, NEC Laboratories.

      With regard to TMR device geometry, the thickness of the dielectric film seems to have the greatest affect on characteristic variation. TMR devices, the storage devices for the MRAM, use dielectrics sandwiched between two ferroelectric layers (see box story "Basic MRAM Knowledge").



      The resistance of the TMR device varies exponentially with the thickness of the dielectric film (Fig 5a).


      When the thickness of the film is increased from 0.6 to 0.7nm (about 15%), the contact resistance jumps 100% from 1 to 2 kilo ohms square micron.

      Minimizing this resistance variation is a crucial key to boosting MRAM production yield, because in the MRAM the difference between "0" and "1" is determined from the resistance of the TMR device. If the difference between the resistances of the two states varies widely between devices, the system will be unable to determine the value.

      Minimal resistance variation is needed not only to improve yield, but also to make high-speed read possible. This is because with resistance variation, the read time must be extended. If a variation is large, for example, the read system has to undergo the following process: first, the system measures the resistance of the TMR device, then sets the state to "0" and remeasures. The system has to compare the two values to determine whether the current value is "0" or "1."

      Film Growth Technology

      According to Motorola data, the resistance of a memory cell combining MOSFETs and TMR devices is about 10 k+/-5 kilo ohms square micron. Thus, variation is +/-50% (Fig 5b). This is not acceptable.

      Research is underway to find a way of assuring the uniformity of the dielectric film as one solution. R&D into dielectric films for TMR began to be active in about 1995, and because of thickness variation, films were only able to be made between 1.0 and 1.5nm. As technology improved, this gradually dropped, reaching 0.8nm in 1997, 0.7nm in 1999 and 0.6nm in 2001.

      Methods are being developed to fabricate not only thickness, but also length, and width with precision. In March 2001, major etching system manufacturer Tegal Corp of the US began shipping a reactive ion etching system for TMR devices. While this type of system had been described as essential to assure yield and productivity, the Tegal system was the first on the market. The firm is already said to have adopted a cooperative stance with several American and Japanese manufacturers.

      Microfabrication Doubts

      The problems have, by no means, all been resolved. Even though the immediate problems have been solved, it is still unclear whether or not microfabrication can continue to be applied to the new technologies. All conventional memory, like flash EEPROM and DRAM, have achieved increased integration by reducing the design rule, along with reductions in manufacturing cost and power dissipation. If finer design rules can make the memory cell area smaller, more chips can be cut from a single wafer, and the per-bit manufacturing cost reduced. Questions have, however, been raised as to whether this same approach will work with MRAM.

      No clear-cut solutions have yet emerged, and IBM`s Parkin commented, "Unless we have some ideas about how to resolve these problems for several generations in the future, we have little intention of moving to production." He added that they have little concept of what "further future generations" might look like.

      Current dissipation may turn out to be the biggest problem. As TMR devices are made smaller through microfabrication, write current increases, and current consumption jumps accordingly, said Shuichi Tahara, senior manager, Silicon Systems Research Laboratories and Fundamental Research Laboratories, NEC System Devices and Fundamental Research. TMR devices are smaller than MOSFETs, and the memory cell area can be reduced by merely shrinking the MOSFET. At a certain level, however, the rule is so fine that interference occurs, making rewrite operations unstable.

      For these reasons, research will be active in the pursuit of slashing manufacturing costs by composing memory cells of only TMR devices without any MOSFETs, and into making TMR devices that do not draw more current even when they are made smaller.

      Lower Cost, Single TMR

      With the cooperation of IBM, Infineon is advancing development of a method of making memory cells out of only TMR devices (Fig 6). Hewlett-Packard Co (HP) seems to be developing a similar type of MRAM.



      Because TMR devices are smaller than MOSFETs, leaving out the MOSFET would mean reducing the area of the memory cell to less than half (Fig 7).



      It is also theoretically possible to stack memory cells on each other or on peripheral circuits. This is possible because TMR devices do not necessarily have to be grown on single crystal Si. One TMR device can be formed on top of the first, or a TMR device can be placed on top of peripheral circuits on top of the Si wafer.

      For example, if two memory cells are stacked, effective memory cell area is halved because two memory cells are implemented in the area of one. If three or four cells can be stacked, then theoretically the effective size of the memory cells drops to a third, a quarter and so on.

      This is exactly why Wilhelm Beinvogl, senior vice president, Technology and Innovation, Memory Products Division of Infineon believes that the "MRAM of this type is ideal for holding down manufacturing costs." According to estimates prepared by his firm, the manufacturing cost for a three-layer chip would be about 15% less than for a NAND-type flash EEPROM (which has the smallest memory cell area of any semiconductor memory, and is used in compact memory cards and similar applications).

      Read Method the Key

      The idea for this type of MRAM had been around for quite a while, since before the concept of MRAM with MOSFETs was developed. Even with the smaller memory cell area, however, if the number of memory cells is increased to boost capacity, read becomes difficult. This is precisely why IBM and others began R&D based on combinations with MOSFETs.

      The difficulty stems from the various leakage currents, says Motorola`s Tehrani. With MRAM, the establishment of "0" or "1" data is made based on the resistance of the TMR device, which is normally implemented by passing current to the TMR device and detecting the output current. If the cell is made entirely of TMR devices, however, it is difficult to accurately read the data even if the current is accurately sensed. This is because the current input to the target memory cell leaks to other cells (Fig 8).



      The MOSFET acts as a switch to control current applied to target memory cells, preventing current from leaking to other cells. The MOSFET for the cell to be read is turned on, and those for other memory cells are turned off.

      Minimizing Current Use

      Projects are also under way to shrink TMR device size while minimizing the growth in TMR device current consumption. One method is described by IBM`s Parkin as "implementing write not only with current, but also with the use of magnetic materials, coupled with modifications to the layer structure of TMR devices."

      When the TMR device is made smaller, write current rises because of the increase in the switching magnetic field. This switching field is required to reverse the magnetization of the TMR device. With MRAMs, the magnetic field is generated by a current flow, rewriting data by reversing the magnetic polarity of the TMR device. As rules shrink, this field increases in power, causing a similar increase in rewrite current.

      Another possible problem that may occur when the size of the TMR device is reduced is that the switching field may vary when the magnetization of one TMR device affects the state of another.

      by Motoyuki Oishi and Terue Matsumoto

      Websites:
      Fujitsu: http://www.fujitsu.co.jp/en
      Hewlett-Packard: http://www.hp.com
      IBM: http://www.ibm.com
      Infineon Technologies: http://www.fiberoptics.de
      Intel: http://www.intel.com
      Motorola: http://www.motorola.com
      NEC Solutions: http://www.sw.nec.co.jp/english
      NEC: http://www.nec.com
      Ovonyx: http://www.ovonyx.com
      Samsung Electronics: http://www.samsungelectronics.com
      ST Microelectronics: http://eu.st.com
      Tegal: http://www.tegal.com
      Texas Instruments: http://www.ti.com
      Toshiba: http://www.toshiba.co.jp/index.htm

      QUELLE: Nikkei Electronics Asia, Issue May 2001 http://www.asiabiztech.com/nea/200105/cmpo_129399.html]
      ------------------------------------------------

      Weitere LINKS zum Thema:

      IBM-Forschungsabteilung MRAM-Technologie: http://www.almaden.ibm.com/st/projects/magneto/mram/

      PDF-Materialien zum Thema MRAM:
      - “Magnetoresistive Random Access Memory (MRAM) Technology“ by James M. Daughton, February 4, 2000 (http://www.nve.com/otherbiz/mram.pdf)
      - “Advanced Magnetoresistive Random Access Memory (MRAM)” Concepts by James M. Daughton, February 7, 2001 (http://www.nve.com/otherbiz/mram2.pdf)
      -----------------------------------

      MARKTENTWICKLUNGEN

      April 10, 2002
      Changing Market Requirements Open Doors for Emerging Memory Technologies

      Driven by changing market needs, a recent flurry of activity in the development of new memory technologies has emerged. Products based upon Magnetic Random Access Memory (MRAM), Ferro RAM (FeRAM), chalcogenide, polymer, MEMS (MicroElectroMechanical Systems), and write-once 3D memory technologies are in various stages of development by many firms, and commercial release of some of these products is planned for the near future. In-Stat/MDR reports that, although it is not easy for a new technology to become commercially successful in memory markets, changing market needs may facilitate the market penetration of one or more new technologies, with the market for these emerging memory technologies attaining close to $250 million in revenue by 2006.




      There are two major market trends that have caused the increased interest in and potential for new memories; increased demand for portable products that could benefit from a single chip memory that offers space and power savings, and the increasing demand for large memory arrays for mass storage of images and audio that is being fueled by digital cameras, MP3 players and other similar products. One or more of these technologies will begin to ship in meaningful volumes within the next five years. However, it is not expected that we will see the rapid transition that marked the beginning of the Dynamic Random Access Memory (DRAM) era. At best, the transitions will take place at a pace closer to the rate at which Flash developed in its early years.

      In-Stat/MDR has also found that:
      Of the most recent emerging memory technologies, only Flash has succeeded in the market. Despite being fundamentally a variant of the existing electrically erasable programmable read-only memory (EEPROM), Flash required nearly a decade from introduction to major success.
      Technologies that succeed will offer either the ability to replace two different chips with a single chip, significantly more storage capacity at an acceptable cost or a major user benefit at virtually no price penalty.

      This Market Alert is drawn from the In-Stat/MDR report, Emerging Semiconductor Memories (#IN020090EA), which examines several emerging technologies including MRAM, FeRAM, chalcogenide, polymer, MEMS, and write-once 3D, and sizes their target markets.

      QUELLE: Instat, http://www.instat.com/newmk.asp?ID=176
      ----------------------------------------------------


      Viele Grüße!
      DM" target="_blank" rel="nofollow ugc noopener">
      [1] Abe, H.; Endo, H.; Watanabe, H.: Overview: Ferroelectric Non-Volatile Memory Research at NEC. NEC Res. & Develop., Vol. 40, No. 2, April 1999, S. 203ff..
      [2] Arcoleo, M.; Ehmer, C.: Schnelles Gedächtnis. Elektronik 2000, H. 14, S. 80ff.
      [3] Brown, W.D.; Brewer, J.E. (Editors): Nonvolatile Semiconductor Technology: A Comprehensive Guide to Understanding and Using NVSM Devices. IEEE Press Series on Microelectronic systems, 1998, ISBN 0780311736.
      [4] Cataldo, A.: ISSCC: Toshiba boasts FRAM prototype with DRAM-like speeds. EE Times 15.2.99, http://www.eet.com.
      [5] Cataldo, A.: Japanese Play Catch-Up On Magnetic RAM Chips. EE Times 3.5.99, http://www.eet.com.
      [6] Cataldo, A.: Intel, five memory vendors ally on new DRAM direction. EE Times 17.1.00, http://www.eet.com.
      [7] Cataldo, A.: Fujitsu sets production sked for 1-Mbit FRAM. EE Times 28.3.00, http://www.eet.com.
      [8] Christ, M.: Auffrischung im Verborgenen. Elektronik 2000, H. 13, S. 92ff.
      [9] Clarke, P.: Non-volatile RAM designed with magnetic spin valves. EE Times, 15.7.1998, http://www.eet.com.
      [10] Daughton, J.: Magnetoresistive Random Access Memory (MRAM). 4.2.00, http://www.nve.com.
      [11] Dipert, B.: FRAM: ready to ditch niche? EDN Access, 10.4.97, http://www.ednmag.com.
      [12] EBN Staff: Ramtron achieves ,production-worthy’ FRAM. Electronic Buyers’ News, http://www.edtn.com.
      [13] Gain, B.: Fujitsu intros 16-Mbit FCRAM for mobile phones. Electronic Buyers’ News, http://www.edtn.com.
      [14] Glaskowsky, P.N.: MoSys Explains 1T-SRAM Technology. Microprocessor Report, Vol. 13, No. 12, 1999; http://www.mosysinc.com/tech1ts/mpr01.pdf.
      [15] Harbert, T.: Memory, the Rambus way. Electronic Business 2.9.2000, http://www.eb-mag.com.
      [16] Heller, H.: FeRAM in 0,35-mm-CMOS-Technik. Markt & Technik 1999, H. 45, S. 1ff.
      [17] http://www.ic.nec.co.jp/memory/vcmemory/english/index.html
      [18] http://www.ramtron.com
      [19] http://www.rohm.com/products/news/08mem/fram64256.html
      [20] Hu, C. (Editor): Nonvolatile Semiconductor Memories: Technologies, Design, and Applications. IEEE Press Selected Reprint Series, 1991, ISBN 0879422696.
      [21] Johnson, M.: Magnetoelectronic memories last and last ... IEEE Spectrum February 2000, Vol. 37, No. 2.
      [22] Matsumoto, C.; Hada, Y.: Ferroelectric RAMs finally head for volume production. EE Times, 10.3.98, http://www.edtn.com
      [23] Motorola Demonstrates Revolutionary Memory Technology. http://www.mot-sps.com/news_center/press_releases/PR000510A.…
      [24] FRAM Technology Backgrounder – An updated overview of FRAM Technology. Ramtron International Corporation, 20. Januar 1999, verfügbar unter [18].
      [25] Park, Y.: Researchers develop new FeRAM material. EE Times, 20.10.99, http://www.edtn.com
      [26] Perkin, S.: Giant Magnetoresistance in Magnetic Multilayers. IBM Research, http://www.almaden.ibm.com/st/projects/magneto/giantmr
      [27] Perkin, S.: Magnetic Tunnel Junctions. IBM Research, http://www.almaden.ibm.com/st/projects/magneto/mtj.
      [28] Perkin, S.: MagRAM. IBM Research, http://www.almaden.ibm.com/st/projects/magneto/mram
      [29] Prince, B.: Semiconductor Memories – A Handbook of Design, Manufacture and Application. John Wiley & Sons, 2nd Edi-tion, Reprint 1997, ISBN 0-471-92465-2.
      [30] Prince, B.: High Performance Memories: New Architecture DRAMs and SRAMs – Evolution and Function. John Wiley & Sons, 1999, ISBN 0-471-98610-0.
      [31] Robertson, J.: Advanced DRAM alliance works on specs for release later this year. Semiconductor Business News, 7.3.2000, http://www.edtn.com
      [32] Sharma, A.K.: Semiconducting Memories: Technology, Testing and Reliability. IEEE Press, New York, 1997.
      [33] Sikora, A.: Modular Process Technologies for Efficient System Level Integration. International Workshop on IP Based Synthesis and System Design, Grenoble 1998, S. 69ff.
      [34] Sikora, A.: Niemand weiß, was kommen kann. Elektronik 2000, H. 7, S. 88ff.
      [35] Sikora, A.: Nichtflüchtige Speicher auf dem Vormarsch – Embedded Flash verstärkt auch für ASICs. Markt & Technik 2000, H. 13, S. 36.
      [36] Wintermayr, P.: Grundstein für Flash-Fabrik gelegt. Markt & Technik 2000, H. 31, S. 3.
      [37] Samsung Electronics Develops 4 Mb FRAM. 22. 07.1999, http://samsungelectronics.com/news/global/ns_262_en.html.
      [38] SBN Staff: Toshiba launches 256-Mbit DRAMs covering DDR, Rambus, FCRAM formats. Semiconductor Business News, 18.7.2000, http://www.edtn.com.
      [39] Stroh, I.: Bei den Speichern scheiden sich die Geister. Markt & Technik 2000, H. 30, S. 36ff.
      [40] Wade, W.; Merritt, R.: DDR-II fuels fire of DRAM debate. EE Times, 28.1.2000, http://www.edtn.com.


      QUELLE: http://www.elektroniknet.de/fachthemen/bauelemente/2001/be01… ff.
      --------------------------------------------
      [Cover Story] US Makers Ready MRAM for Post-DRAM Era

      The development of non-volatile memory devices to succeed DRAM has progressed to include FeRAM, MRAM and phase-change memory. Of these devices, IBM has announced that it will commercialize MRAM, using tunneling magnetoresistive (TMR) devices, in 2004, beginning with a 256-Mbit product.

      The development of the next generation of non-volatile random access memory (NVRAM), which is planned to eventually replace existing dynamic random access memory (DRAM), is picking up speed (Fig 1).



      Majors Join in NVRAM

      In December 2000, IBM Corp announced a cooperative development plan with Infineon Technologies AG of Germany to "accelerate the transfer of magnetic random access memory (MRAM) technology from lab to fab," according to IBM Fellow & vice president, Technology and Emerging Products, Bijan Davari. IBM Fellow, Almaden Research Center, Stuart S P Parkin said, "We will begin manufacture of 256-Mbit MRAM products in 2004."

      Motorola Inc is working furiously to catch up with IBM in MRAM development. Saied Tehrani, MRAM project manager, Physical Sciences Research Laboratories, Motorola Labs, expressed confidence that his firm will at least match IBM. He said, "The product will probably appear in 2004. Experimental data has been more than promising."

      Infineon Technologies, a major player in the memory industry, and which has been unusually quiet recently, suddenly announced the tie-up with IBM for MRAM development in December 2000, followed within a few days by a similar tie-up with Toshiba Corp for ferroelectric memory (FeRAM). Toshiba and Infineon hope to jointly produce a 32-Mbit FeRAM product by the end of 2002 for use in cell phones.

      Samsung Electronics Co, Ltd is not only working hard to improve the capacity and cost of FeRAM, but has also launched R&D efforts into MRAM devices.

      Intel Corp is pioneering its own path. While it has yet to make any announcements, the firm seems to be developing a phase-change non-volatile memory based on the phase-change recording films used in optical disks. Their goal is to offer lead-compatibility with flash electrically-erasable programmable read-only memory (EEPROM).

      While the types of memory being developed are different, the ultimate goal is identical. As Infineon put it, "We aim to be the first to volume-produce non-volatile memory offering capacity, cost and speed on a par with DRAM."

      The Limits of DRAM

      Why are manufacturers so interested in non-volatile memory now? The major reason is that it is becoming difficult to volume-produce DRAM capacitors. This is because while transistors can be made increasingly small, capacitors must assure a fixed capacitance. While the area of the devices could have been minimized through the use of various three-dimensional (3D) shapes, there are limits (Fig 2). Capacitor aspect ratio (height to width) continues to rise, and is close to reaching the limit.



      One DRAM technology development manager at Fujitsu, Ltd explained, "When the aspect ratio exceeds the range from about five to eight, fabrication becomes much more difficult and yield drops off sharply." If existing capacitor dielectric film materials are used, then this "limiting aspect ratio" will be reached in the 0.13micron process chips, slated to enter volume production in 2001. And many in the industry figure that means it`s time to switch to NVRAM without clinging to DRAM.

      There is also a variety of requirements from the integrated circuit (IC) user side.

      "Instant-On" with NVRAM

      Once low-cost, high-speed NVRAM memory is available, it will first be utilized to replace existing NVRAM devices, such as in cellular telephones and memory cards. After that, it will gradually spread into non-mobile equipment.

      In the cellular phone sector, the major issue is the write speed of flash EEPROM. It takes over 15 minutes to write a control program into a single cell phone, posing a major obstacle to productivity, claimed a source at major cell phone manufacturer Fujitsu Ltd.

      Personal computer (PC) manufacturers are also eager to get their hands on the next generation of NVRAM devices. If main memory were to use NVRAM, the computer could be used instantly after it was turned on. "If NVRAM memory becomes available with the cost and performance of DRAM, it would assure us of a major market," said Kaoru Tosaka, senior vice president and member of the Board of NEC Solutions, NEC Corp. "As the PC user group continues to expand, there is the increasing complaint that it can`t be used instantly, unlike the television. There are some OS-related problems with instant-on PCs, but we believe they can be resolved, and that the development of NVRAM memory is absolutely essential." In existing PCs, it takes several minutes to transfer boot data from the hard disk drive (HDD) to DRAM after the power is turned on.

      If NVRAM memory is used in place of DRAM, it would at least be possible to use a number of applications immediately after boot-up. If large amounts of NVRAM memory were available, all applications might be available immediately.

      Feram Production

      All types of non-volatile memory, including MRAM, FeRAM and phase-change memory, use structures similar to those replacing DRAM capacitors with other elements (Table 1), which is in fact close to the structure of existing semiconductor memory. It is hardly a tricky design. FeRAM, for example, merely replaces the dielectric material used in DRAM capacitors with a ferroelectric material, while MRAM uses the tunneling magnetoresistive (TMR) devices now being considered for use in next-generation HDD heads to replace capacitors, and phase-change memory uses the phase-change layer in an optical disk instead.



      Of these three, FeRAM is in the lead when it comes to products. While capacity is still only in the several Kbit-class, volume production is already underway at about two million chips a month. These products, however, suffer from the same problem as conventional DRAM: it is difficult to fabricate small capacitors. Furthermore, it is also difficult to form the ferroelectric layer, raising technical barriers to achieving large capacity and low cost, which may be greater than those facing DRAM. The largest capacity of the devices is an 8-Mbit product to be commercialized in 2001.

      Most people in the industry think it will be easier to boost the capacity of MRAM than FeRAM. The TMR devices, which provide DRAM-equivalent speed and actually store the data, are smaller than transistors, raising the possibility that memory cells might become smaller than DRAM cells. The 256-Mbit chip, expected to appear in 2004, will be aimed at replacing flash EEPROM and DRAM applications (Fig 3).



      According to Ovonyx, Inc of the US, phase-change memory has a key sales advantage because "it will offer the same performance as FeRAM or MRAM with fewer masks." A phase-change film is used in the storage device, recording "1" or "0" data by making a portion of the film amorphous or crystalline. The different resistance between the two states is used to read data.(see box story "Phase-Change Memory Uses Optical Disks")



      Ovonyx entered into a technical tie-up with Intel in February 2000 for phase-change memory, followed by a joint development agreement with Italian-French firm ST Microelectronics NV in December of the same year.

      Peter Rickert, P E, director of ASP Platform Management and TI Fellow, Application Specific Products at Texas Instruments Inc (TI), which is engaged in R&D of FeRAM, said: "We`re not irrevocably tied to FeRAM; the
      risks are just too great. We are looking for an NVRAM to be a major in the next five years. FeRAM uses a destructive read, so that data is rewritten each time it is read. As a result, we have doubts about how many rewrite cycles it can withstand." There are also prospective questions about how small capacitors can be made.

      Because of these considerations, Infineon believes that it is safest to develop FeRAM and MRAM in parallel. The German firm feels that FeRAM and MRAM devices will coexist in the future. As Peter Bauer, executive vice president of sales and marketing at the firm, explained, "FeRAM is ideal for use in cell phones because of its minimal power consumption. MRAM, on the other hand, is good for all types of equipment demanding large-capacity memory." He also said, "We feel this is the time for strategic investment into technologies which will pay off in a decade or two."

      Potential Recognized

      At the IEEE International Solid-State Circuits Conference (ISSCC), held in February this year, Motorola announced a 256-Kbit MRAM. This is the largest capacity of a prototype chip aimed at the consumer electronics market, and offers a short 35ns read/write time comparable with DRAM (Fig 4). The firm had announced a 512-bit MRAM at the ISSCC one year earlier, but it consisted of only the memory and basic drive circuits. The new 256-Kbit chip integrates a clock generator, write current supply, controller and other peripheral circuits needed for operation.



      At ISSCC 2000, IBM presented a paper on a 1-Kbit MRAM with all peripheral circuits. The prototype chip had a read time of 3ns, and a write time of 10ns, or about the same rapid speed as static RAM (SRAM).

      These announcements mark the transition from the lab to the ramp-up sequence for both firms, and at the same time demonstrate to other firms in the industry the apparent hidden potential of MRAM. In reaction, it seems, NEC and Samsung Electronics both launched full-scale MRAM R&D efforts. At present, however, IBM and Motorola are clearly more committed.

      Low Yield Concerns

      Technology development engineers at Japanese semiconductor firms are a bit more critical: "Ferroelectric memory came on actively in the prototype stage, too, but it took a long time to begin volume production. The key issue is whether or not MRAM can be produced with a reasonable yield."

      When new materials are used in semiconductor production, improving yield is always a major hurdle, and manufacturing the TMR element in MRAM is said to be especially difficult. "Compared to the semiconductor memory devices we`re used to, like capacitors and metal-oxidesemiconductor field-effect transistors (MOSFET), variation in characteristics due to shape variation is much larger," said Masao Fukuma, general manager of the Silicon Systems Research Laboratories, Systems Devices and Fundamental Research, NEC Laboratories.

      With regard to TMR device geometry, the thickness of the dielectric film seems to have the greatest affect on characteristic variation. TMR devices, the storage devices for the MRAM, use dielectrics sandwiched between two ferroelectric layers (see box story "Basic MRAM Knowledge").



      The resistance of the TMR device varies exponentially with the thickness of the dielectric film (Fig 5a).


      When the thickness of the film is increased from 0.6 to 0.7nm (about 15%), the contact resistance jumps 100% from 1 to 2 kilo ohms square micron.

      Minimizing this resistance variation is a crucial key to boosting MRAM production yield, because in the MRAM the difference between "0" and "1" is determined from the resistance of the TMR device. If the difference between the resistances of the two states varies widely between devices, the system will be unable to determine the value.

      Minimal resistance variation is needed not only to improve yield, but also to make high-speed read possible. This is because with resistance variation, the read time must be extended. If a variation is large, for example, the read system has to undergo the following process: first, the system measures the resistance of the TMR device, then sets the state to "0" and remeasures. The system has to compare the two values to determine whether the current value is "0" or "1."

      Film Growth Technology

      According to Motorola data, the resistance of a memory cell combining MOSFETs and TMR devices is about 10 k+/-5 kilo ohms square micron. Thus, variation is +/-50% (Fig 5b). This is not acceptable.

      Research is underway to find a way of assuring the uniformity of the dielectric film as one solution. R&D into dielectric films for TMR began to be active in about 1995, and because of thickness variation, films were only able to be made between 1.0 and 1.5nm. As technology improved, this gradually dropped, reaching 0.8nm in 1997, 0.7nm in 1999 and 0.6nm in 2001.

      Methods are being developed to fabricate not only thickness, but also length, and width with precision. In March 2001, major etching system manufacturer Tegal Corp of the US began shipping a reactive ion etching system for TMR devices. While this type of system had been described as essential to assure yield and productivity, the Tegal system was the first on the market. The firm is already said to have adopted a cooperative stance with several American and Japanese manufacturers.

      Microfabrication Doubts

      The problems have, by no means, all been resolved. Even though the immediate problems have been solved, it is still unclear whether or not microfabrication can continue to be applied to the new technologies. All conventional memory, like flash EEPROM and DRAM, have achieved increased integration by reducing the design rule, along with reductions in manufacturing cost and power dissipation. If finer design rules can make the memory cell area smaller, more chips can be cut from a single wafer, and the per-bit manufacturing cost reduced. Questions have, however, been raised as to whether this same approach will work with MRAM.

      No clear-cut solutions have yet emerged, and IBM`s Parkin commented, "Unless we have some ideas about how to resolve these problems for several generations in the future, we have little intention of moving to production." He added that they have little concept of what "further future generations" might look like.

      Current dissipation may turn out to be the biggest problem. As TMR devices are made smaller through microfabrication, write current increases, and current consumption jumps accordingly, said Shuichi Tahara, senior manager, Silicon Systems Research Laboratories and Fundamental Research Laboratories, NEC System Devices and Fundamental Research. TMR devices are smaller than MOSFETs, and the memory cell area can be reduced by merely shrinking the MOSFET. At a certain level, however, the rule is so fine that interference occurs, making rewrite operations unstable.

      For these reasons, research will be active in the pursuit of slashing manufacturing costs by composing memory cells of only TMR devices without any MOSFETs, and into making TMR devices that do not draw more current even when they are made smaller.

      Lower Cost, Single TMR

      With the cooperation of IBM, Infineon is advancing development of a method of making memory cells out of only TMR devices (Fig 6). Hewlett-Packard Co (HP) seems to be developing a similar type of MRAM.



      Because TMR devices are smaller than MOSFETs, leaving out the MOSFET would mean reducing the area of the memory cell to less than half (Fig 7).



      It is also theoretically possible to stack memory cells on each other or on peripheral circuits. This is possible because TMR devices do not necessarily have to be grown on single crystal Si. One TMR device can be formed on top of the first, or a TMR device can be placed on top of peripheral circuits on top of the Si wafer.

      For example, if two memory cells are stacked, effective memory cell area is halved because two memory cells are implemented in the area of one. If three or four cells can be stacked, then theoretically the effective size of the memory cells drops to a third, a quarter and so on.

      This is exactly why Wilhelm Beinvogl, senior vice president, Technology and Innovation, Memory Products Division of Infineon believes that the "MRAM of this type is ideal for holding down manufacturing costs." According to estimates prepared by his firm, the manufacturing cost for a three-layer chip would be about 15% less than for a NAND-type flash EEPROM (which has the smallest memory cell area of any semiconductor memory, and is used in compact memory cards and similar applications).

      Read Method the Key

      The idea for this type of MRAM had been around for quite a while, since before the concept of MRAM with MOSFETs was developed. Even with the smaller memory cell area, however, if the number of memory cells is increased to boost capacity, read becomes difficult. This is precisely why IBM and others began R&D based on combinations with MOSFETs.

      The difficulty stems from the various leakage currents, says Motorola`s Tehrani. With MRAM, the establishment of "0" or "1" data is made based on the resistance of the TMR device, which is normally implemented by passing current to the TMR device and detecting the output current. If the cell is made entirely of TMR devices, however, it is difficult to accurately read the data even if the current is accurately sensed. This is because the current input to the target memory cell leaks to other cells (Fig 8).



      The MOSFET acts as a switch to control current applied to target memory cells, preventing current from leaking to other cells. The MOSFET for the cell to be read is turned on, and those for other memory cells are turned off.

      Minimizing Current Use

      Projects are also under way to shrink TMR device size while minimizing the growth in TMR device current consumption. One method is described by IBM`s Parkin as "implementing write not only with current, but also with the use of magnetic materials, coupled with modifications to the layer structure of TMR devices."

      When the TMR device is made smaller, write current rises because of the increase in the switching magnetic field. This switching field is required to reverse the magnetization of the TMR device. With MRAMs, the magnetic field is generated by a current flow, rewriting data by reversing the magnetic polarity of the TMR device. As rules shrink, this field increases in power, causing a similar increase in rewrite current.

      Another possible problem that may occur when the size of the TMR device is reduced is that the switching field may vary when the magnetization of one TMR device affects the state of another.

      by Motoyuki Oishi and Terue Matsumoto

      Websites:
      Fujitsu: http://www.fujitsu.co.jp/en
      Hewlett-Packard: http://www.hp.com
      IBM: http://www.ibm.com
      Infineon Technologies: http://www.fiberoptics.de
      Intel: http://www.intel.com
      Motorola: http://www.motorola.com
      NEC Solutions: http://www.sw.nec.co.jp/english
      NEC: http://www.nec.com
      Ovonyx: http://www.ovonyx.com
      Samsung Electronics: http://www.samsungelectronics.com
      ST Microelectronics: http://eu.st.com
      Tegal: http://www.tegal.com
      Texas Instruments: http://www.ti.com
      Toshiba: http://www.toshiba.co.jp/index.htm

      QUELLE: Nikkei Electronics Asia, Issue May 2001 http://www.asiabiztech.com/nea/200105/cmpo_129399.html]
      ------------------------------------------------

      Weitere LINKS zum Thema:

      IBM-Forschungsabteilung MRAM-Technologie: http://www.almaden.ibm.com/st/projects/magneto/mram/

      PDF-Materialien zum Thema MRAM:
      - “Magnetoresistive Random Access Memory (MRAM) Technology“ by James M. Daughton, February 4, 2000 (http://www.nve.com/otherbiz/mram.pdf)
      - “Advanced Magnetoresistive Random Access Memory (MRAM)” Concepts by James M. Daughton, February 7, 2001 (http://www.nve.com/otherbiz/mram2.pdf)
      -----------------------------------

      MARKTENTWICKLUNGEN

      April 10, 2002
      Changing Market Requirements Open Doors for Emerging Memory Technologies

      Driven by changing market needs, a recent flurry of activity in the development of new memory technologies has emerged. Products based upon Magnetic Random Access Memory (MRAM), Ferro RAM (FeRAM), chalcogenide, polymer, MEMS (MicroElectroMechanical Systems), and write-once 3D memory technologies are in various stages of development by many firms, and commercial release of some of these products is planned for the near future. In-Stat/MDR reports that, although it is not easy for a new technology to become commercially successful in memory markets, changing market needs may facilitate the market penetration of one or more new technologies, with the market for these emerging memory technologies attaining close to $250 million in revenue by 2006.




      There are two major market trends that have caused the increased interest in and potential for new memories; increased demand for portable products that could benefit from a single chip memory that offers space and power savings, and the increasing demand for large memory arrays for mass storage of images and audio that is being fueled by digital cameras, MP3 players and other similar products. One or more of these technologies will begin to ship in meaningful volumes within the next five years. However, it is not expected that we will see the rapid transition that marked the beginning of the Dynamic Random Access Memory (DRAM) era. At best, the transitions will take place at a pace closer to the rate at which Flash developed in its early years.

      In-Stat/MDR has also found that:
      Of the most recent emerging memory technologies, only Flash has succeeded in the market. Despite being fundamentally a variant of the existing electrically erasable programmable read-only memory (EEPROM), Flash required nearly a decade from introduction to major success.
      Technologies that succeed will offer either the ability to replace two different chips with a single chip, significantly more storage capacity at an acceptable cost or a major user benefit at virtually no price penalty.

      This Market Alert is drawn from the In-Stat/MDR report, Emerging Semiconductor Memories (#IN020090EA), which examines several emerging technologies including MRAM, FeRAM, chalcogenide, polymer, MEMS, and write-once 3D, and sizes their target markets.

      QUELLE: Instat, http://www.instat.com/newmk.asp?ID=176
      ----------------------------------------------------


      Viele Grüße!
      DM
      Avatar
      schrieb am 03.08.02 19:38:35
      Beitrag Nr. 4 ()
      Viel Stoff ... aber es lohnt sich! Man will ja schließlich wissen, woran man ist. Oder? Und ganz abgesehen von der Relevanz der TMR-/MRAM-Technologie für die zukünftige Entwicklung des Unternehmens ist dieser Info-Thread auch für alle PC-User interessant, die in trauter Regelmäßigkeit wichtige Datensätze infolge von Computer-Crashs verlieren. Stichwort: Flüchtigkeit der Daten! Wer kennt sie nicht, die attraktiven Blue-Screens und die Wutanfälle, die diesen naturgemäß folgen? Ich kann da zumindest ein Lied von singen ... wird Zeit, daß diesem Elend ein Ende bereitet wird! :mad:

      In den nächsten Tagen füge ich noch eine Auswahl an interssanten Pressemitteilungen hinzu, welche die sukzessiven Fortschritte bei der MRAM-F&E belegen werden.

      In diesem Sinne: schönes Wochenende!
      DM
      Avatar
      schrieb am 05.08.02 16:07:49
      Beitrag Nr. 5 ()
      @DaakMaak: ich weiß, ich wiederhole mich (und auch viele andere), aber diese unmenge an daten und investierter zeit von dir können ganz einfach nicht als selbstverständlich hingenommen und gelesen werden, da sind lobesworte einfach ein muß. da brauche ich noch ein ruhiges stündchen in den nächsten tagen, damit ich mir das alles in ruhe durchschauen kann.
      der größte teil meines wissens über dvd und natürlich über singulus verdanke ich deinen beiträgen!!!
      gruß styria


      Beitrag zu dieser Diskussion schreiben


      Zu dieser Diskussion können keine Beiträge mehr verfasst werden, da der letzte Beitrag vor mehr als zwei Jahren verfasst wurde und die Diskussion daraufhin archiviert wurde.
      Bitte wenden Sie sich an feedback@wallstreet-online.de und erfragen Sie die Reaktivierung der Diskussion oder starten Sie
      hier
      eine neue Diskussion.

      Investoren beobachten auch:

      WertpapierPerf. %
      +0,02
      +0,28
      +0,35
      +0,04
      -0,16
      -0,55
      -0,46
      -0,78
      -0,06
      +0,64
      SINGULUS: TMR-/MRAM-Milestones - From LAB to FAB !