TSMC feiert das 30. North America Technology Symposium mit Innovationen, die KI mit Silizium vorantreiben - Seite 2

TSMC NanoFlex Innovation für Nanoblech-Transistoren: Die kommende N2-Technologie von TSMC wird mit TSMC NanoFlex geliefert, dem nächsten Durchbruch des Unternehmens bei der gemeinsamen Optimierung von Design und Technologie. TSMC NanoFlex bietet Designern Flexibilität bei N2-Standardzellen, den Grundbausteinen des Chipdesigns, wobei kurze Zellen den Schwerpunkt auf eine kleine Fläche und eine höhere Energieeffizienz legen und hohe Zellen die Leistung maximieren. Kunden sind in der Lage, die Kombination von kurzen und langen Zellen innerhalb desselben Designblocks zu optimieren und ihre Designs so abzustimmen, dass sie den optimalen Kompromiss zwischen Stromverbrauch, Leistung und Fläche für ihre Anwendung erreichen.

N4C Technologie: TSMC hat N4C angekündigt, eine Erweiterung der N4P-Technologie mit bis zu 8,5 % niedrigeren Kosten für integrierte Schaltkreise und geringem Adoptionsaufwand, die ab 2025 in Serie produziert werden soll, um die fortschrittliche Technologie von TSMC für ein breiteres Spektrum von Anwendungen einzusetzen. N4C bietet flächeneffiziente Basis-IP und Design-Regeln, die vollständig mit dem weit verbreiteten N4P kompatibel sind und eine bessere Ausbeute durch die Verringerung der Größe der integrierten Schaltkreise ermöglichen. Damit bietet N4C eine kosteneffektive Option für Value-Tier-Produkte, die auf den nächsten fortschrittlichen Technologieknoten von TSMC migrieren.

CoWoS, SoIC und System-on-Wafer (TSMC-SoW): Der Chip on Wafer on Substrate (CoWoS) von TSMC hat die KI-Revolution entscheidend vorangetrieben, da er es den Kunden ermöglicht, mehr Prozessorkerne und HBM-Stacks (High-Bandwidth Memory) nebeneinander auf einem Interposer unterzubringen. Gleichzeitig hat sich unser System on Integrated Chips (SoIC) als führende Lösung für das 3D-Chipstacking etabliert, und Kunden kombinieren CoWoS zunehmend mit SoIC und anderen Komponenten für die ultimative System-in-Package (SiP) Integration.

Mit System-on-Wafer bietet TSMC eine revolutionäre neue Möglichkeit, eine große Anzahl von integrierten Schaltkreisen auf einem 300-mm-Wafer unterzubringen, die mehr Rechenleistung bietet und dabei weit weniger Platz im Rechenzentrum benötigt und die Leistung pro Watt um Größenordnungen erhöht. Das erste SoW-Angebot von TSMC, ein reiner Logik-Wafer auf Basis der Integrated Fan-Out (InFO)-Technologie, befindet sich bereits in der Produktion. Eine Chip-on-Wafer-Version, die die CoWoS-Technologie nutzt, soll 2027 fertiggestellt sein und die Integration von SoIC, HBM und anderen Komponenten ermöglichen, um ein leistungsfähiges System auf Waferebene zu schaffen, dessen Rechenleistung mit der eines Server-Racks im Rechenzentrum oder sogar eines ganzen Servers vergleichbar ist.