AMD auf dem Weg zum Earnings-Crossover mit Intel (Seite 2452)

[BavarianRealist]

Die ganzen Kommentare dieser Anal-ysten zu AMD und Intel haben uns ja inzwischen mehr als gut gezeigt, dass hier einiges nicht mehr der Normalität entspricht.

Aber dass jetzt nach dieser Class-Action gegen Dell auch noch Dell und Intel steigen bzw. dass darüber überhaupt erst gar nicht gesprochen/geschrieben wird, das ist doch schon fast offensichtlich, wie hier gezielt bad-news zu Intel unterdrückt und verschwiegen werden, oder?

[BavarianRealist]

Interessant: hier taucht ATIs Southbridge-SB700 schon in Verbindung mit dem RS690T auf, und zwar mit der Überschrift: "Trevally: SB700 bring up mobile reference design".

Frage 1: gibt es womöglich schon bald eine neue Southbridge von ATI, die SB700?

Frage 2: wäre es nicht das günstigste, wenn ATI/AMD gleich den/die paar Ram-Chip(s) für das Grafik-Ram mit in die IGP in Form eines MCMs aufzunehmen? Das wäre doch wohl das Billigste und würde wohl zudem niedrige Latencies ermöglichen.

Hier das Bild zur SB700:
http://img225.imageshack.us/img225/5526/trevallysb700copyto1…

[lake01]

Antwort auf Beitrag Nr.: 27.446.913 von BavarianRealist am 05.02.07 17:18:39

@br
Klingt doch ganz danach, dass AMDs 65nm-Prozess an sich weniger das Problem sein dürfte, sondern womöglich doch eher das Design des inzwischen schon recht "alten" K8, welcher ja ursprünglich von 130nm kommt.

Yep, wie diese Su ? von IBM in dem Video ziemlich klar zum Ausdruck gebracht hat, kommt man nicht mehr umhin, zwischen CPU Design und dem was der Fertigungsprozess hergibt, viele Kompromisse zu schließen und das schon in der Design-Phase. Wird mit jedem Shrink halt schlimmer. Kann mich Klaus bei der Zusammenfassung des Video nur anschließen: Fabless läuft in Zukunft noch weniger als jetzt ...
Ich erwarte mir daher vor allem in Kombination 65nm + neuer Designs einiges.
lake

[BavarianRealist]

Interessante Diskussiion über angeblich kritische Stabilität von Core2: http://www.siliconinvestor.com/readmsg.aspx?msgid=23254074

Es ist ja schon auffällig, dass die Core2 so eine hohe Energieaufnahme im Idle-Mode haben bzw. deren Minimal-Betriebsspannung erscheint mir ziemlich hoch. Auch die ULV-Versionen scheinen da nicht besser zu sein.
Sieht mir ganz danach aus, dass die Core2 eine relativ hohe Minimalspannung BENÖTIGEN, womit auch die minimale Energie-Aufnahme entsprechend hoch ausfällt. Nicht gut für Intels Notebooks...

[neubiene^^^^]

[BavarianRealist]

In einer Woche auf dem ISSCC (10.02.-15.02.): https://submissions.miracd.com/ISSCC2007/WebAP2007/2007_AP_F…

Seite 26:

"...5.1 Design of the POWER6™ Microprocessor
1:30 PM
J. Friedrich1, B. McCredie1, N. James1, B. Huott2, B. Curran2, E. Fluhr1, G. Mittal1,
E. Chan1, Y. Chan2, D. Plass2, S. Chu1, H. Le1, L. Clark1, J. Ripley1, S. Taylor1, J. Dilullo1,
M. Lanzerotti3
1IBM, Austin, TX
2IBM, Poughkeepsie, NY
3IBM T.J. Watson, Yorktown Heights, NY
The POWER6™ microprocessor combines ultra-high frequency operation, aggressive
power reduction, a highly scalable memory subsystem, and mainframe-like reliability,
availability, and serviceability. The 341mm2 700M transistor dual-core microprocessor
is fabricated in a 65nm SOI process with 10 levels of low-k copper interconnect. It
operates at clock frequencies over 5GHz in high-performance applications, and
consumes under 100W in power-sensitive applications..."


Seite 27:
"...5.4 An Integrated Quad-Core OpteronTM Processor
3:15 PM
J. Dorsey1, S. Searles1, M. Ciraula1, E. Fang2, S. Johnson1, N. Bujanos1, R. Kumar2,
D. Wu1, M. Braganza1, S. Meyers1
1AMD, Austin, TX
2AMD, Sunnyvale, CA
An integrated quad-core x86 processor is implemented in a 65nm 11M SOI CMOS
process. Based on an enhanced OpteronTM core, the SoC-developed processor employs
power- and thermal-management techniques throughout the design. The SRAM cache
designs target process variation considerations and future process scalability. A
DDR2/DDR3 combo-PHY and HT3 I/Os provide high-bandwidth interfaces..."


"...5.6 Implementation of the 65nm Dual-Core 64b Merom Processor
4:15 PM
N. Sakran, M. Yuffe, M. Mehalel, J. Doweck, E. Knoll, A. Kovacs
Intel, Haifa, Israel
Merom is a dual-core 64b processor implementing the CoreTM architecture. The 143mm2
die has 291M transistors in a 65nm 8M process. The shared 4MB 16-way L2 cache
uses PMOS power gating to minimize leakage. The processor operates in a wide core
frequency range of 1 to 3GHz, a bus frequency range of 666 to 1333MHz and voltage
range of 0.85 to 1.325V, while providing 40% better power performance..."

[Kpf]

Antwort auf Beitrag Nr.: 27.446.984 von Kpf am 05.02.07 17:21:31

@Heinz

Klingt für mich schon etwas danach, dass erst in Q2/07 65nm-CPUs in großen Mengen kommen,
Tja. Für mich klingt es danach dass in den ersten zwei Quartalen Rechnungen für tools in grossen Mengen kommen. Doug redet von waferstarts, nicht von output, und schon gar nicht von yields.

...Vorteile von high-K/metal-gates zu sehen scheint, sodass man womöglich erst mal darauf verzichten könnte.
Die Vorteile sieht man schon. Aber für die wenigen Tools in Fab38 kann man sich nicht leisten die Hälfte der yields dafür zu opfern.

It really is going to depend on what makes most sense and on our product roadmap. It could be late in the 45-nanometer timeframe or the 32 node application
Das übersetzt sich fast von selbst: Wir machen es in Singapur, wenn wir es brauchen. In 32nm brauchen wir es spätestens.

K.

[neubiene^^^^]

http://www.dailytech.com/article.aspx?newsid=5982

paar neue Opterons ab morgen x220 (95W, 2.8GHZ) und x218HE(68W, 2.6GHZ)

[aliekber]

AMD
Original-URL des Artikels: http://www.golem.de/0702/50346.html Veröffentlicht: 05.02.2007 17:08

IBM-Veteran wird Fertigungschef bei AMD
Douglas Grose verantwortlich für Technologie und Halbleiterherstellung

Der frühere Chef der Halbleiterherstellung von IBM wechselt zu AMD. Douglas Grose ersetzt dabei den bei AMD in Rente gehenden Daryl Ostrander, der die heutige moderne Fertigung des Intel-Konkurrenten aufgebaut hatte.

Details des Wechsels gab AMD nicht bekannt. Der Prozessorhersteller arbeitet jedoch seit Jahren eng mit IBM zusammen und setzt auf die dort entwickelten Fertigungsverfahren wie den Einsatz von SOI (silicon on insulator) - gut möglich, dass auch Grose' Verpflichtung bei AMD nun Teil dieser Kooperation ist.

Bei IBM leitete der Doktor der Materialwissenschaften bisher die "Systems and Technology Group" und hatte damit auch die Halbleiterfertigung zu verantworten. Auch beim Verkauf der Festplatten-Abteilung von IBM an Hitachi im Jahr 2002 spielte Grose eine tragende Rolle.

Bei AMD will Grose das "Hybridmodell", so das Unternehmen in einer Pressemitteilung, weiter ausbauen: Ein Großteil der Fertigung bleibt im Hause, für manche Aufgaben sucht man sich Partner wie etwa die Auftrags-Fabs von Chartered. (nie)



Links zum Artikel:
AMD (.com): http://www.amd.com


© 2007 by Golem.de

[Kpf]

Antwort auf Beitrag Nr.: 27.446.403 von BavarianRealist am 05.02.07 16:56:53

@Heinz

Nach meinem neuesten Eindruck hat AMDs Anteil die letzten zwei Wochen im Verhältnis zu Intel deutlich abgenommen, auch bei den Notebooks, Denselben Eindruck hat Keith für das U.S. retail im Januar geäussert...
Noch fällt mir auf, dass neuerdings in AMD-Notebooks wieder der SC-Turion-MK36 auftaucht, Wenn die beiden Dinge zusammenhängen liegt die Vermutung nahe dass OEMs was AMD derzeit hat bevorzugt auf Chinese New Year werfen... Units kloppen kann man in Asien einfacher als in Europa. Jetzt kann man sich überlegen ob AMD das über das Prozessorangebot steuert oder einfach nix anderes hat. Naja. Ende des Monats sollte man es wissen. Bis dahin sieht man ob und womit die Regale im Westen aufgefüllt werden.

K.