AMD auf dem Weg zum Earnings-Crossover mit Intel (Seite 2759)

[Dresdenboy]

Antwort auf Beitrag Nr.: 24.278.249 von BUGGI1000 am 29.09.06 12:42:02

Evtl. hat sich in der AMD-Produktplanung der Gedanke festgesetzt, dass man mittlerweile mit den leistungsfähigsten CPUs deutlich hohe ASPs erziehlen kann u. damit keine extrem auf Diesize getrimmten Entwicklungen benötigen würde.

Die (von mir angenommenen) 65nm Dual Cores kann man auf dem 65nm Wafer da sehen:
http://enthusiast.hardocp.com/news.html?news=MTkyNzUsLCxoZW5…
Der Fotograf wollte mir noch keine besseren Fotos schicken
Ich kam da auf 8,7mm x 14,85mm, also ~130mm², Seitenverhältnis 1:1.71. Der in den Slides gezeigte Mobile Core hat 1:1.33.
Dazu später mehr.

Wenn die (intentionell?) geleakten Intel-Yield-Zahlen stimmen, hieße das ja eine Defect Density von 0,2. Meine für die K8L-Rechnung verwendete war etwas höher (~0,3). Nun würde sich das bei AMD auch in Richtung 50-60% Yield für die QCs entwickeln, da ich da auch von kaum schlechterer DD als bei Intel ausgehe.
Da teildefekte QCs ja auch verwertet werden können, ließen sich zumindest ca. 75% der Dies verbauen.

Die großen 65nm Cores werden vielleicht noch in der Größe optimiert. Wenigstens scheint ja AMD bei den Metal Layern besser skaliert haben zu können als Intel, wo (ich glaube) M1 kaum ggüber. 90nm geshrinkt wurde. Das hat mal jemand auf SI ausführlich behandelt.

[BUGGI1000]

@BR - Quad
Völlig richtig. Ich hatte vorhin zu DDB gesagt, dass wenn die Quads
wirklich soviel DIE space fressen (nahe 300mm^2 mit 65nm), eine
Volumenfertigung nahezu ausgeschlossen sein wird. Klar, für ein
paar Server-CPUs wird es langen und nen FX kann man auch draus machen
, aber bei der DIE-size sind günstige Preise praktisch nicht drin.
Vorallem muss man sich einmal überlegen, was die Alternative wäre?
Der nächste Shrink steht ja nicht morgen vor der Tür und selbst
65nm muss zunächst erstmal laufen. In dem Falle hat Intel zwar ein
"vermurkstes Design", aber 2 Cores zusammenbatschen ist da immer
noch besser als nen nahezu 300mm^2 DIE. Erinnern wir uns doch mal
an die Geschichte - alles über 200mm^2 war stets sehr problematisch,
ergo volumentechnisch (>1Mio.) kaum machbar. Vorallem die Dual-Cores
DIEs scheinen nicht sonderlich klein zu sein - DDB sagte zu mir was
von 130mm^2. Damit liegt man zwar noch etwas unter C2D, aber wenn
man überlegt, dass man damit SC K8 praktisch "ERSETZT", dann frage
ich mich wirklich, wo AMD die FAB Kapazität hernehmen will oder
anders ausgedrückt, jetzt wird mir klar, warum wir FAB38 und Char-
tered brauchen, aber dringend.
Naja, schaun mer mal, was am Ende des Tages herauskommt, ich hoffe
doch kleinere DIEs, als es derzeit sichtbar ist.

BUGGI

[BavarianRealist]

Antwort auf Beitrag Nr.: 24.273.987 von Dresdenboy am 29.09.06 08:48:31

Zu den Quadcore-Bildern:
Das was ich da sehe, gefällt mir nicht wirklich!
Die Cores scheinen so gut wie nicht geschrumpft zu sein. Und es hilft nur wenig, wenn die Transistoren zwar kleiner werden, aber die Strecken dazwischen nicht kürzer ===> wohl kaum höhere Takte...

Womöglich mag es dann tatsächlich so sein, dass es vom Rev.H erst mal wirklich nur den Quadcore gibt. Und erst dann, wenn man das Core neu organisiert und die Strukturen zusammengerückt hat könnte es dann die DC und SC...und vermutlich nochmal QC geben.

Aber es heißt ja auch:
"Pre-production-Wafer"

Könnte das bedeuten, dass nochmal einiges zusammen rückt, bevor man in Serie geht, also diese Dice hier womöglich nie in Serie gehen?

[Dresdenboy]

Antwort auf Beitrag Nr.: 24.273.853 von Dresdenboy am 29.09.06 08:38:37

Nachtrag:
Hans de Vries hat seinen QC-Rev.F-Vergleich anhand der auf dem Wafer ermittelbaren Diegröße korrigiert:
http://chip-architect.com/news/Quad_vs_Dual2.jpg

Mehr hier:
http://www.aceshardware.com/forums/read_post.jsp?id=12006752…

[Dresdenboy]

Charlie hat einen AMD-QuadCore-Wafer auf dem Schoß:
http://www.theinquirer.net/default.aspx?article=34742

[BavarianRealist]

Voodoo-PC scheint nun ein Teil von HP geworden zu sein:

http://voodoopc.blogspot.com/2006/09/project-vampire-is-abou…

[yodamuc]

Also dass es sich um eine "Panne" handelt ist ja wohl völlig absurd.
Das wäre ungefähr so wie
wenn BMW mit einem sogenannten Erlkönig zur Messe fährt und dann sagt huch da haben wir wohl
versehentlich das falsche Auto mitgenommen.

Intels PR-Abteilung bemühte sich hingegen, es als die Veröffentlichung von hypothetischen Zahlen herunterzuspielen
Das könnte dazu passen dass es sich um ein reines Rechenbeispiel handelt. Wenn Intel
diese 75% tatsächlich so behaupten würde und sie nicht stimmen würden wäre das imho strafbar.
Wenn man sagt das sind hypothetische Zahlen ist man vermutlich aus dem Schneider.
Ich neige daher BRs Sicht der Dinge zu.


Aufmunternde Grüße an Shearer, ich könnte kotzen wenn ich an unsere tollen deutschen
Wirtschaftsführer denke . Es ist wie immer: der Fisch stinkt vom Kopf

Ich hatte mir tatsächlich dieses Jahr schon überlegt bei BenQ anzuheuern,
Gott sei Dank hab ich's nicht getan

[BavarianRealist]

Der neue Deutschland-PC-VIII mit X2-5000+ und ATI-1650GTO-Graka ist jetzt scheinbar fast überall für 999€ zu haben (auch bei electronic-partner, vobis, pc-spezialist etc.)

Davon sollten Stückzahlen gehen und es sind nun gleich zwei teure AMD-Teile drin:

- X2-5000-CPU
- Radeon-X1650GTO

Aber von wem ist der Chipsatz?

[BavarianRealist]

Nachtrag2 zu den Gelsinger-Yield-Zahlen:

So schreibt ja sogar A.S. gleich zu Beginn:
"...Business-Unit-Chef Pat Gelsinger sprach von einer Panne – und zerriss gar das vorgezeigte Papier, das als Anhang den Hand-outs zum Enterprise Press Briefing auf dem Intel Developer Forum beigefügt war..."

Sorry, jeder von uns weiß, dass Yield-Zahlen die mit best gehüteten Geheimnisse sind. Wer von den Intel-Leuten würde es wagen, solche Zahlen in ein Hand-out für Journalisten anzuhängen? Wohl kaum jemand, oder?

===> Für mich ist das fast schon eine Bestätigung, dass es sich dabei um ein reines Rechenbeispiel zur Begründung für die zwei-Chip-Lösung gehandelt haben dürfte. Womöglich hat man vergessen, das klar zu beschriften, dass es sich um ein reines Rechenbeispiel handelt.

Und hat Gelsinger beim Wegreißen des Blattes denn irgendwie nur andeutungsweise bestätigt, dass es echte Zahlen wären? Gelsinger sprach lediglich von "einer Panne", sagte aber nicht, worin die Panne lag, oder?

Womöglich war das Ganze von ihm gar so eingefädelt, dass einige Jouranlisten (oder wohl eher einige Analysten!) diese Zahlen als versehentlich veröffentliche "echte Zahlen" halten sollen.

Und Gelsinger hätte ja mit dem Verhalten nirgends gelogen, oder? Er hat ja schließlich gesagt, es "handle sich um eine Panne". Und es kann nur vermutet werden, worin die Panne lag. Aber wohl kaum darin, dass hier jemand versehentlich "echte Yieldzahlen" in ein Hand-out aufgenommen hat. Und Gelsinger würde sowas wohl kaum passieren.

Hier nochmal der Link: http://www.heise.de/newsticker/meldung/78801

[BavarianRealist]

Noch ein "Nachtrag" von mir zu der "Yield-Info" von Gelsinger:

So wie das von A.S. geschrieben ist, klingt das auf mich eher, als ob es sich bei diesen von Gelsinger gebrachten "Yield-Zahlen" um ein reines Rechenbeispiel gehandelt haben dürfte, um damit exemplarisch zu untermauern, warum Intels zwei-Chip-Lösung die bessere sei. Dass man für so ein Exempel keine niedrigeren Yield-Zahlen verwenden wollte, wäre dann wohl verständlich, weil dann womöglich diese (so wie in diesem Fall?), womöglich als "Fakten" publiziert worden wären.

"...Man erfährt, dass auf einen 300-mm-Wafer etwa 320 gute Conroe/Woodcrest-Chips entfallen, die zu 160 Quad-Cores vereinigt werden können – was einer Yield Rate von grob 75 Prozent entspricht..."

Wo "erfährt" man das? Gibt es irgendwo sonst einen Hinweis, Link oder Ähnliches auf diese Yield-Zahlen? Oder hat man diese Zahlen womöglich einfach aus einem Rechenbespiel als "Fakt" entnommen?

Ich kann nur wiederholen: welch bessere Info hätte Intel am IDF groß öffentlich verkünden können, als ein Yield von 75%?