AMD auf dem Weg zum Earnings-Crossover mit Intel (Seite 2201)

[Wörns]

Antwort auf Beitrag Nr.: 29.345.394 von BavarianRealist am 16.05.07 16:20:03

AMDs eigene Simulation sieht m.E. eher ernüchternd aus, wenn man davon ausgeht, dass der K10 zum Start gegen 3GHz Xeons wird antreten müssen. MfG

[BavarianRealist]

Noch eine Überlegung zu AMDs Inventroy:

Sollte K10 wirklich gut werden (und ich gehe jetzt in dieser Annahme einfach mal davon aus), dann könnte AMD das gleiche mit all seinen X2-CPUs machen, wie es Intel mit all seinen alten Netburst-Kram unter Core2 gemacht hat: hat man nämlich ein wirklich gutes Highend-Produkt, kann man auch all seinen Lowend/Midrange-Kruscht zu ordentlichen Preisen verkaufen. Oder anders: sobald AMD ein gutes Highend-Produkt zeigen kann, ist es den OEMs ziemlich egal, was sie im Midrange verbauen, und damit wäre dann der preisliche Abschlag für AMD-CPUs vermutlich ganz schnell wieder weg. Womöglich ahnt man das bei Intel und plant daher diese extremen Preissenkungen im Juli. Und ebenso konnte ja Intel sein wirklich zu 2006er Zeiten unterlegens Netburst-Inventory immer noch zu brauchbaren Preisen absetzen.

Doch kommt bei AMD noch einiges dazu:
Nicht nur AMDs K10 könnte extrem interessant werden, auch den HD2400/2600-GPUs wird ja nachgesagt, dass diese sehr begehrt werden sollen => ein weiterer Grund für viele OEMs, doch wieder X2 vermehrt einzusetzen.

Ebenso kann AMD endlich eine wirklich runde Notebook-Plattform liefern mit den 65nm-Turion, den 690G-Chipsets und den kommenden Mobil-2400/2600-GPUs => wieder ein Grund, dass Intel hier bald preislich mithalten muss.

UND:
Core2 war anfänglich nur im Desktop überlegen. Erst der Quad, auf den AMD einfach nicht reagierte, hat Intel auch bei den Servern/Workstations wieder konkurrenzfähig gemacht. Doch K10 wird wohl im Server-Segment wieder die alleinige Führung beanspruchen => ein weiterer Grund, wieder AMD-CPUs zu kaufen.


===> womöglich baut AMD jetzt ganz gezielt X2-Inventory auf, weil man womöglich im Schatten von K10 und den 2400/2600-GPUs auch den CPU-Market-Share wieder aggressiv nach oben bringen will, vermutlich ab Q3...

[BavarianRealist]

Antwort auf Beitrag Nr.: 29.344.835 von BavarianRealist am 16.05.07 15:43:38

@Takt-Spekulationen bei K10:

Sammle ich all die bisher "verfügbaren" Infos in diese Richtung, so findet sich bisher Folgendes:

AMD führt auf seinen eigenen Vorab-Benachmarks jetzt einen 2,6Ghz-Barcelona (siehe Erklärungen im Bild ganz unten): http://multicore.amd.com/us-en/AMD-Multi-core/Products/Barce…



Laut der ISSCC-Präsentation soll AMD von "targeted at 2.2-2.8GHz at 1.15V, while operating within a 95W maximum thermal envelope" gesprochen haben (siehe mein vorheriges Posting).

Diese neuerlichen Takt-Gerüchte lauf Fudzilla/theregister, dass Agena 2,7/2,9Ghz-Takt haben soll, macht ebenfalls Sinn, weil hier sich die Takte nach dem 1066Mhz-DDR2 richten dürften. Noch mehr Sinn macht all das im Vergleich zu den bis zu 2,8Ghz für Barcelona laut dem ISSCC: Agena dürfte mit etwas mehr Takt kommen, also demnach Agena mit max. 2,93Ghz und Barcelona mit 2,8Ghz.

Weiter waren die letzten Tage diese angeblich gefakten Specs von Barcelona. Was mir aber bei diesem angeblichen Fake auffiel: komischerweise passten meines Erachtens fast alle sonstigen gewählten Werte erstaunlich gut: 1066-DDR2, 2,4Ghz-Takt, 1,14V-Spannung (siehe oben!). Womöglich wird 2,4Ghz dass "Massenprodukt" für Quadcore.

Dann aber stets diese wohl schon recht alten Gerüchte, Barcelona käme mit 1,9Ghz-2,3Ghz. Sorry, aber diese Takte machen für mich gar keinen Sinn: zum einen wäre ein Spreizung von lediglich 1,9-2,3 geradezu lächerlich, ebenso wie die minimalen 100Mhz-Sprünge und schon erst recht diese ungeraden Takte von 1,9/2,1/2,3Ghz. Und wieso verwendet AMD dann selbst 2,6Ghz in seinen Benches?

Meine eigene Schätzung:
2,6Ghz dürfte man bei AMD schon als relativ sicher ansehen, ansonsten hätte man diese nicht erwähnt. Vermutlich zielt man auf 2,8Ghz bei Barcelona und 2,93Ghz bei AgenaFX vom Start weg, auch wenn womöglich diese höheren Takte anfangs erst mal rar sein könnten.

[BavarianRealist]

@Klaus:

Letztens hatten wir hier ja diese Diskussion, dass Brisbane und K10 Deiner Meinung nach das gleiche "Silicon" (also den gleichen Prozess) benutzen würden, und sich lediglich im Design unterscheiden würden.

Doch ich glaube, auch das ist nicht ganz sicher: der K10 basiert auf einem 11Layer-Prozess mit ultra-low-K, soweit ich mich erinnern kann, nutzt Brisbane nur zehn.

Siehe auch hier: http://www.realworldtech.com/page.cfm?ArticleID=RWT051607033…

"...Barcelona is a 283mm2 design that uses 463M transistors to implement four cores and a shared 2MB L3 cache in AMD’s 65nm process. The SOI process uses 11 layers of copper interconnect with a low-k dielectric and dual stress liners and embedded SiGe for PMOS transistors. The device described at ISSCC was targeted at 2.2-2.8GHz at 1.15V, while operating within a 95W maximum thermal envelope..."

Sehr interessant in diesem Satz: bis zu 2,8Ghz bei 1,15V und nur 95W-TDP! Und das war angeblich schon das Ziel zur Zeit des ISSCC (Februar?)

Und später schreibt er:
"...Barcelona is specified to operate at a wide range of voltages, from 0.8-1.4V..."
http://www.realworldtech.com/page.cfm?ArticleID=RWT051607033…

Soll das etwa bedeuten, dass die Cores 2,8Ghz bei 1,15V erreichen, aber im "Übertaktungs-Mode" dann bis zu 1,4V bekommen, also womöglich dementsprechend höher getaktet werden könnten?

[Kpf]

Antwort auf Beitrag Nr.: 29.342.893 von Linux4me am 16.05.07 13:50:22

Ob da am Ausgang letztendlich FBDIMM, PCIe oder CSI dranklebt ist dann auch recht egal.

Im Prinzip ja - alle diese Lösungen (ebenso wie HTT) zielen auf die Weitung des Flaschenhalses der PIN-Beschränkungen durch serielle Protokolle. Cores werden für die Performance in Multisocket-Systemen zunehmend irrelevant - das Rennen findet zwischen Caches und Protokollen statt.

K.

[Linux4me]

Antwort auf Beitrag Nr.: 29.342.597 von Kpf am 16.05.07 13:32:53

Intel übt doch jetzt schon an den Chipsätzen; die 4 FBDIMM Kanäle sind auch nichts anderes als 4 serielle PtP an einer Crossbar.
Ob da am Ausgang letztendlich FBDIMM, PCIe oder CSI dranklebt ist dann auch recht egal.

[Kpf]

Antwort auf Beitrag Nr.: 29.329.950 von Kpf am 15.05.07 18:15:38

Ob Intel vier CSI-Links im ersten Anlauf auf die Beine kriegt die AMD in vielen Jahren nicht gangbar bekommen hat steht infrage.

Hier sieht es danach aus als ob sie vier Links haben. Aber die sind nicht spezifiziert, falls CSI wie HTT den split von links zulässt würde es schon mit zwei CSI-Links gehen.

[Kpf]

Antwort auf Beitrag Nr.: 29.340.360 von mpumalanga am 16.05.07 11:38:48

@mpumalanga

Das hört sich doch prima an
Jo. Liest sich ziemlich ähnlich wie beim K8 vor fünf Jahren. Damals hat man den höchsten Compiler-Trumpf in der PR nicht gespielt: Pathscale. Mal sehen ob sich die Geschichte wiederholt.

K.

[Kpf]

Antwort auf Beitrag Nr.: 29.340.302 von pipin am 16.05.07 11:35:09

@Jens

und Testumgebungen mit Barcelona Systemen noch dieses Quartal.
Jo. In bezug auf die gestrige Bemerkung zur gewünschten "Unterstützung" des Ökosystem hoffe ich dass sie ein Programm dazu aufgelegt haben, z.B. Einladungen ins Dev-Center für Softwareentwickler die optimierten Code für K10 mitbringen mit Rahmenprogramm für den Gast und seine Begleitperson. Diese Art von Incentives ist gefragt, wenn ich die Signale aus meinen Gesprächen richtig deute.

K.

[mpumalanga]

Antwort auf Beitrag Nr.: 29.340.090 von Kpf am 16.05.07 11:25:15

@kpf
Unterstützung fürs Ökosystem: Tools und Plattformen zum Testen.
http://www.amd.com/us-en/Corporate/VirtualPressRoom/0,,51_10…

Das hört sich doch prima an