AMD auf dem Weg zum Earnings-Crossover mit Intel (Seite 2779)

[Calzone]

Wenn man Chartered vergisst, JEDEN Umsatz von FAB30 (5B) vergisst, jeden Umsatz von ATI vergisst

DANN darf man wohl vereinfacht für Fab36 von 100 % yield ausgehen !

300 mm Wafer -> 150 zum Quadrat mal PI = 67500 mm2

Heutiger dual core = 200 mm2
in 65 nm = 100 mm2

kommender Quad -> 200 mm2

-> 330 per wafer
-> x 25000 / pro monat -> 8,4 M
-> x12 / jahr -> 100 M

x 200 Dollar / stück -und das sollten die bei ca. doppelter leistung wert sein (da muss man den Conroe schon 8 M takten)

20B $ Umsatz

OHNE Fab30 (ca. 6B$ ) , ATI (ca. 2.x B$ in 2005 ), Chartered .....

man stelle sich mal fuer Intel for, Fab 30 macht in 2007 nur noch FX'e und verramscht die fuer 50 $
-> Dann kann Intel den Conroe gleich wieder einstampfen !

Krass, Ne ?

[Sven.K]

Antwort auf Beitrag Nr.: 23.969.724 von Calzone am 16.09.06 15:35:28

@Calzone

Also bei den ASP für die Fab30/Chartered CPUS müsstest du wohl
noch etwas runtergehen. AMD hat ja im Moment TROTZ Opteron ein
ASP von unter 100. Auch wenn ich erwarte, dass sich das im Q3
etwas wegen verändertem Mix verbessert, würde ich da nur so 80$
annehmen.

Dann sind natürlich die Yields immer so eine Sache! Auch inkl.
Chartered gehe ich mal nicht von 100% für die 90nm CPUs aus.
Intel hat dann noch entsprechend schlechtere Yields. Ansonsten
bräuchten die nicht so viele Fabs!

Die Entwicklung bzgl. Dell beim Desktop (Notebook erwarte ich auch
noch) und Server (IBM/SUN) wird sicherlich für einen weiter
steigenden Revenue sorgen. Wobei ich jetzt noch nicht soo
große Summen sehe, wie du sie in den Raum stellst.

Intel wird wegen stark sinkender ASP überproportional Umsatz
verlieren, der nicht 1:1 zu AMD wandert. Die EPS-Zahlen bei
AMD sollten sich aber trotzdem dramatisch verbessern!

SvenK

[Sven.K]

SiS 771 is the coolest integrated chipset for AM2, max is 3W

"We are still in the process of preparing the review of the SiS
771 reference board. While we were testing the board with External
VGA, we found that the NB is very very cool. In fact, it is not
even warm.

In a seperate test using the integrated video, we ran 3Dmark03, 05,
06 and it works without any problems since it is the first DX9
compliant chipset that is MS VISTA READY. The chipset still runs
very cool.

Based on my sense of touch, the South bridge SiS 966 is mildly warm
after rounds of benchmarks involving the south bridge. Looks like
we probably have a good NB ready for use for desktops and probably
also good for notebooks too. From the official specs, a max of 3W
will be generated under load, that is far lower than the chipsets
from NVIDIA, ULI, VIA and ATI."



http://www.ocworkbench.com/news.stm
(News vom 16.September 2006)

(Thanks j3pflynn@SI)

SvenK

[Calzone]

AMD 2007 PE = 1 ?

habe mal hier in englisch rumgerechnet
http://messages.finance.yahoo.com/Technology/Semiconductors/…

any opinion ?

[Dresdenboy]

Antwort auf Beitrag Nr.: 23.951.673 von BavarianRealist am 15.09.06 15:51:17

Die Bandbreiten beziehen sich auf RAM. Also:
12,8 GB/s = 4 DDR400-Kanäle
21,4 GB/s = 4 DDR2-667-Kanäle
25,6 GB/s = 4 DDR2-800-Kanäle

[Sven.K]

Re: Cache



SvenK

[BavarianRealist]

Antwort auf Beitrag Nr.: 23.953.419 von Wörns am 15.09.06 17:06:10

@Wörns: "...liegen die Caches nicht zwischen CPU und Speicher sondern werden zeitlich parallel befragt..."

Das klingt plausibel. Danke!

[Wörns]

@BR, L3 Cache
Ich weiß nicht genau, wie es funktioniert, und stelle mir den Speicherzugriff vereinfacht so vor: Die CPU fragt quasi alle Beteiligten gleichzeitig, ob die Daten bei ihnen sind: Den L1-, L2- und L3-Cache und den Speicher. Was näher dran ist, wird zuerst antworten, und die Speicheranfrage wird nicht dadurch verzögert, dass die verschiedenen Caches auch gefragt werden.

So gesehen liegen die Caches nicht zwischen CPU und Speicher sondern werden zeitlich parallel befragt. MfG

[BavarianRealist]

Schon wieder: Aua!

"Airlines verbannen akkubetriebene Dell- und Apple-Notebooks aus Flugzeugen ..."

http://www.heise.de/newsticker/meldung/78250
Das könnte sich bei den Businiss-Notebooks durchaus beim Absatz bemerkbar machen, oder?

[BavarianRealist]

@Wörns: "...hatte ich gar nicht bedacht, dass ein inklusiver 2MB L3-Cache doch sinnvoll sein kann, weil er shared ist..."

Wie soll das gehen? Wenn der L3 lediglich die gleichen Daten der L1/L2 nochmal enthält und die Daten "durch" den L3 zusätzlich hindurch müssten, dann würde der L3 als ein zusätzlicher Baustein zwischen CPU und RAM die Latency erhöhen und damit die Ram-Zugriffszeiten verschlechtern.